

Université Paris VI – Pierre & Marie Curie
U.F.R Informatique

THESE DE DOCTORAT

Pour obtenir le grade de :
DOCTEUR DE L'UNIVERSITE Pierre & Marie Curie

Discipline : **Informatique, Télécommunication et Electronique**

Présentée et soutenue publiquement par :
Fabrice ILPONSE
le jeudi 28 février 2002

Titre :
**Analyse du Bruit dû aux couplages capacitifs dans les
Circuits Intégrés numériques fortement
Submicroniques**

JURY

M. Etienne Sicard	Rapporteur
M. Christian Piguet	Rapporteur
M. Alain Greiner	Examineur
M. Henri Michel	Examineur
M. Michel Robert	Examineur
M. Habib Mehrez	Invité
M. Pirouz Bazargan-Sabet	Directeur de thèse

Résumé

Cette thèse vise le domaine de la vérification de circuits intégrés dans les technologies fortement submicroniques. Les circuits utilisés sont étudiés au niveau de leur implémentation physique, en considérant les transistors et les interconnexions avec les capacités intrinsèques des signaux ainsi que les capacités de couplage. Le phénomène étudié est la diaphonie capacitive.

Nous proposons, dans ce manuscrit, une méthode d'évaluation du bruit sur les signaux des circuits. Cette mesure est la différence de potentiel (pic de tension) engendré par l'injection de courant provenant des signaux voisins à travers les capacités de couplage. La mesure attendue par un concepteur est le bruit maximum pouvant survenir sur chaque signal et probablement les signaux voisins intervenant dans ce bruit.

Le bruit étant lié à l'activité dans le circuit, deux méthodes de prise en compte des transitions des signaux sont proposées afin de se rapprocher de la réalité de fonctionnement du circuit. La première méthode est une méthode maximaliste tandis que la seconde examine les aspects temporels du circuit en effectuant une sélection des signaux selon leurs intervalles d'instabilité.

Finalement, une structure de données appropriées pour la gestion des circuits contemporains volumineux est décrite. Tous les traitements sont opérés sur cette structure de données.

Un prototype logiciel utilisant les principes décrits dans cette thèse, CRISE (Crosstalk RISK Evaluation), a été développé. Ce logiciel démontre l'efficacité de la structure de données mise en place pour gérer des circuits de plusieurs millions de transistors, l'efficacité de la sélection effectuée sur les signaux et enfin la précision du modèle de calcul du bruit sur les signaux victime qui génère une erreur acceptable par rapport à des simulations électriques. CRISE a analysé un circuit de plus d'un million de transistors avec succès dans un délai très raisonnable.

Mots clés :

Vérification, Bruit, Diaphonie capacitive, Submicronique, Pic de tension, Délai, Structure de données.

Crosstalk Noise Analysis in Deep Submicron VLSI Chips

Abstract

This thesis aims at the full chip verification in the deep submicron technologies. The circuit descriptions are transistor netlists with ground and coupling capacitances. The studied phenomenon is the capacitive crosstalk.

In this manuscript, we propose a method to compute the noise occurring on the circuit signals. This noise is the voltage peak due to the current injections from the neighbouring signals thru the coupling capacitances. A designer generally expects the higher noise value occurring on each signal and also the neighbour signals generating this noise.

As the noise is linked to the circuit activity, two methods are exposed. They take into account the switching signals in the circuit to be closer to the circuit behaviour. The first method is a worst case and the second one includes the timing aspects of the circuit by selecting the signals using their instability gaps.

Finally, an appropriate data structure to handle today huge chips is described. All the computations are done using this data structure.

A prototype tool using all the concepts of this thesis, CRISE (Crosstalk RISK Evaluation), has been created. This tool demonstrates the data structure efficiency to handle multi-million transistor circuits, the worth of the signal discriminations and the noise computation model on the victim signals which appreciable accuracy compared electrical simulation tools. CRISE has successfully analysed a chip with more than one million transistors in an acceptable time.

Keywords :

Verification, Noise, Capacitive crosstalk, Submicron, Voltage peak, Timing, Data structure.

Remerciements

Je remercie Pirouz BAZARGAN-SABET, Maître de conférence à l'université Pierre & Marie Curie pour sa contribution à ce travail de recherche et pour son aide à l'amélioration de la qualité de ce manuscrit.

Je remercie Vincent LE-GOASCOZ de la société ST Microelectronics pour m'avoir suivi durant cette thèse et m'avoir permis d'être en contact avec le monde industriel.

Je remercie Etienne Sicard, Maître de conférence à l'INSA/DGEI de Toulouse et Christian Pigué, Professeur au CSEM en Suisse pour m'avoir fait l'honneur d'être les rapporteurs de mes travaux. J'y associe Henri Michel, Ingénieur à ST Microelectronics à Grenoble et Michel Robert, Professeur au LIRMM de Montpellier pour avoir accepté de faire partie du jury de thèse.

Enfin, je remercie toute l'équipe ASIM pour la chaleureuse ambiance régnant au laboratoire.

Table des matières

I. Introduction	7
II. Problématique	9
II.1. La diaphonie	10
II.2. L'impact de la diaphonie	11
II.2.1. La fonction logique.....	11
II.2.1.1. Les signaux préchargés	12
II.2.1.2. Les points mémorisants	14
II.2.2. Le délai des portes logiques.....	15
II.3. Les causes de la diaphonie	17
II.4. Les difficultés liées à l'analyse de diaphonie	20
II.5. Conclusion.....	22
III. Etat de l'art	23
III.1. Introduction	24
III.2. Les méthodes d'évaluation du bruit	24
III.2.1. Evaluation du bruit lors de la conception.....	25
III.2.2. Evaluation du bruit lors de la vérification	26
III.2.2.1. Méthodes avec un agresseur et une victime	26
III.2.2.2. Méthodes générales	32
III.3. Conclusion.....	36
IV. Modèle de calcul du pic	39
IV.1. Introduction	40
IV.2. Cas simple : une victime - un agresseur	41
IV.3. Cas général : une victime - plusieurs agresseurs.....	44
IV.3.1. Bruit provoqué par une source de courant sur la victime.....	48
IV.3.2. Source de courant équivalente à un agresseur	49
IV.3.3. Approximation des agresseurs par des sources de courant	53
IV.4. Cas réel : une victime – plusieurs agresseurs en présence de couplages secondaires	55
IV.4.1. Prise en compte des victimes secondaires	56
IV.4.2. Prise en compte des agresseurs muets	60
IV.5. Représentation des portes	61
IV.5.1. Le modèle MCC.....	61
IV.5.2. Modèle de l'émetteur de la victime	64
IV.5.3. Modèle de l'émetteur de l'agresseur.....	65
IV.6. Conclusion.	70
V. Méthodes d'analyse statique du bruit	73
V.1. Introduction.....	74
V.2. Méthode maximaliste	74
V.3. Méthode basée sur l'analyse statique d'instabilité.....	75

V.4. Identification des configurations d'agression.....	79
V.4.1. Analyse d'instabilité statique	79
V.4.2. Analyse d'instabilité statique par simulation événementielle.....	80
V.4.2.1. Simulation logique événementielle.....	80
V.4.2.2. Adaptation de l'algorithme de simulation événementielle à l'analyse d'instabilité	82
V.4.2.3. Le déroulement de la simulation d'intervalles d'instabilité	86
V.4.3. Calcul des configurations d'agression et identification des configurations d'agression maximale	88
V.5. Conclusion.	91
VI. Mise en œuvre et résultats	93
VI.1. Introduction	94
VI.2. CRISE : un outil d'évaluation de bruit de diaphonie.....	94
VI.2.1. Contexte d'utilisation	94
VI.2.2. L'abstraction fonctionnelle	97
VI.2.3. L'analyse temporelle.....	98
VI.2.4. Construction de la structure de données	99
VI.2.5. L'identification des configurations d'agression	101
VI.2.6. Le calcul des pics de bruit.....	102
VI.3. Résultats	102
VI.3.1. Introduction.....	102
VI.3.2. Plate-forme d'expérimentation	103
VI.3.3. Modèle de calcul du bruit.....	105
VI.3.3.1. Détail des erreurs de modélisation et de calcul	107
VI.3.4. Méthodes d'analyse statique	111
VI.3.5. Performance du logiciel prototype	119
VI.3.5.1. Occupation mémoire	120
VI.3.5.2. Temps d'exécution	122
VI.4. Conclusion.	126
Conclusion et perspectives.....	129
VII. Annexe 1 : Détail des calculs.....	135
VII.1. Cas simple : un agresseur – une victime	135
VII.1.1. Effet de l'agresseur sur la victime	136
VII.1.2. Effet de la victime sur l'agresseur.....	138
VII.2. Pic provoqué par une source de courant.....	138
VII.3. Calcul du pic de tension avec des sources de courant.....	140
VIII. Annexe 2 : Structure de données.....	143

Tables des figures

II. Problématique

Fig.II-1 : Exemple de couplage	10
Fig.II-2 : Transition d'un agresseur et bruit sur la victime	12
Fig.II-3 : Circuit d'un NOR3 à précharge avec couplage sur une entrée	12
Fig.II-4 : Effet de la diaphonie sur un signal préchargé.....	13
Fig.II-5 : Changement d'état d'un latch dû à la diaphonie	14
Fig.II-6 : Transitions simultanées dans le même sens.....	15
Fig.II-7 : Transitions simultanées en sens opposé	16
Fig.II-8 : Evolution de la finesse de gravure des processeurs.....	17
Fig.II-9 : Changements dus à l'évolution des procédés de fabrication	18
Fig.II-10 : Evolution de la fréquence de fonctionnement des circuits	20
Fig.II-11 : Evolution du nombre typique de transistors dans les microprocesseurs haute performance.....	21

III. Etat de l'art

Fig.III-1 : Exemple d'évaluation du bruit	25
Fig.III-2 : Modèle simple	27
Fig.III-3 : Modèle simple avec résistance d'interconnexion pour la victime.....	28
Fig.III-4 : Modèle simple avec résistance d'interconnexion pour la victime et l'agresseur.....	29
Fig.III-5 : Modèle simple	30
Fig.III-6 : Modèle avec interconnexion en PI.....	31
Fig.III-7 : Modèle complexe.....	33
Fig.III-8 : Modèle utilisant des agresseurs sous forme de rampe	35

IV. Modèle de calcul du pic

Fig.IV-1 : Circuit de la simulation.....	40
Fig.IV-2 : Tension sur les signaux à différents niveaux.....	40
Fig.IV-3 : Modèle électrique pour le calcul du pic	41
Fig.IV-4 : Comportement de l'agresseur et de la victime obtenu à partir de [Eq.IV-1] et [Eq.IV-2].....	43
Fig.IV-5 : La victime v en présence de n agresseurs a_1, \dots, a_n	44
Fig.IV-6 : Modèle électrique avec une source de courant	48
Fig.IV-7 : Calcul itératif par la méthode Newton-Rafson	51
Fig.IV-8 : Effets d'un agresseur et de sa source de courant équivalente sur la victime	52
Fig.IV-9 : La victime v en présence de n agresseurs a_1, \dots, a_n	53
Fig.IV-10 : Remplacement des agresseurs par des sources de courant équivalentes	54
Fig.IV-11 : Circuit original	57
Fig.IV-12 : Circuit désiré	57

Fig.IV-13 : Transition d'un agresseur en présence d'une victime comparée à la transition du même agresseur en remplaçant la victime par une capacité équivalente	58
Fig.IV-14 : L'agresseur a en présence de $n+1$ victimes v_1, \dots, v_n et v	59
Fig.IV-15 : Paramètres définissant la taille et les tensions aux bornes d'un transistor.....	61
Fig.IV-16 : Caractéristiques $i_{ds}(v_{ds})$ d'un transistor de taille $W/L=6$ par simulation électrique dans une technologie 0.35μ alimentée en $2.7v$	62
Fig.IV-17 : Caractéristiques courant/tension d'un transistor par le modèle MCC.....	62
Fig.IV-18 : Schéma d'un NAND2	63
Fig.IV-19 : Remplacement d'un transistor par une résistance équivalente	65
Fig.IV-20 : Décharge d'une capacité par un transistor N avec le modèle MCC.....	67
Fig.IV-21 : Variation de la tension v_{ds} d'un transistor N avec le modèle MCC	67
Fig.IV-22 : Variation de la tension aux bornes d'un transistor N comparée à la variation de la tension aux bornes d'une résistance	69

V. Méthodes d'analyse statique du bruit

Fig.V-1 : Circuit sous forme de graphe.....	76
Fig.V-2 : Intervalles d'instabilité des agresseurs	78
Fig.V-3 : Algorithme de simulation événementielle.....	82
Fig.V-4 : Propagation de l'instabilité à travers un inverseur	83
Fig.V-5 : Recouvrement des intervalles d'instabilité	84
Fig.V-6 : Utilisation de V_{up} et V_{down} pour le calcul des intervalles	88

VI. Mise en œuvre et résultats

Fig.VI-1 : Point d'entrée et de sortie de CRISE.....	95
Fig.VI-2 : Architecture logicielle de l'outil CRISE	96
Fig.VI-3 : Exemple de circuit désassemblé.....	98
Fig.VI-4 : Structure de données	100
Fig.VI-5 : Construction hiérarchique	101
Fig.VI-6 : Valeur de pic obtenus par le modèle proposé et par ELDO pour une tension d'alimentation est de $2.25v$	105
Fig.VI-7 : Erreur relative du modèle par rapport à ELDO	106
Fig.VI-8 : Erreur absolue ramenée à V_{dd}	107
Fig.VI-9 : Circuit expérimental.....	108
Fig.VI-10 : Pics de bruit dans le circuit Amd2901 en 0.35μ	112
Fig.VI-11 : Nombre d'agresseurs actifs pour l'Amd2901 en 0.35μ	112
Fig.VI-12 : Taux d'agresseurs actifs après application de la méthode par intervalles d'instabilité pour l'Amd2901 en 0.35μ	112
Fig.VI-13 : Pics de bruit dans le circuit Amd2901 en 0.25μ	113
Fig.VI-14 : Nombre d'agresseurs actifs pour l'Amd2901 en 0.25μ	113

Fig.VI-15 : Taux d'agresseurs actifs après application de la méthode par intervalles d'instabilité pour l'Amd2901 en 0.25μ.....	113
Fig.VI-16 : Pics de bruit dans le circuit Hadamard en 0.35μ	114
Fig.VI-17 : Nombre d'agresseurs actifs pour l'Hadamard en 0.35μ	114
Fig.VI-18 : Taux d'agresseurs actifs après application de la méthode par intervalles d'instabilité pour l'Hadamard en 0.35μ	114
Fig.VI-19 : Pics de bruit dans le circuit Hadamard en 0.25μ	115
Fig.VI-20 : Nombre d'agresseurs actifs pour l'Hadamard en 0.25μ	115
Fig.VI-21 : Taux d'agresseurs actifs après application de la méthode par intervalles d'instabilité pour l'Hadamard en 0.25μ	115
Fig.VI-22 : Pics de bruit dans le circuit Mips R3000 en 0.35μ	116
Fig.VI-23 : Nombre d'agresseurs actifs pour le Mips R3000 en 0.35μ	116
Fig.VI-24 : Taux d'agresseurs actifs après application de la méthode par intervalles d'instabilité pour le Mips R3000 en 0.35μ.....	116
Fig.VI-25 : Pics de bruit dans le circuit Mips R3000 en 0.25μ	117
Fig.VI-26 : Nombre d'agresseurs actifs pour le Mips R3000 en 0.25μ	117
Fig.VI-27 : Taux d'agresseurs actifs après application de la méthode par intervalles d'instabilité pour le Mips R3000 en 0.25μ.....	117
Fig.VI-28 : Evolution de l'occupation mémoire en fonction de la taille des circuits	120
Fig.VI-29 : Taille des dépendances diaphoniques	121
Fig.VI-30 : Taille des dépendances arrières.....	121
Fig.VI-31 : Taille des dépendances avants.....	122
Fig.VI-32 : Temps total	123
Fig.VI-33 : Temps de création de la structure de données	123
Fig.VI-34 : Temps de calcul des configurations d'agression.....	124
Fig.VI-35 : Temps de calcul de pic de bruit	124
Fig.VI-36 : Organisation détaillée de la structure de données	144

Tables des tableaux

III. Etat de l'art

Tab.III-1 : Valeurs utilisées pour les calculs d'erreur	27
---	----

V. Méthodes de discrimination

Tab.V-1 : Configurations d'agression de l'exemple Fig.V-2	79
---	----

VI. Validation et Résultats.

Tab.VI- 1 : Circuits utilisés pour le calcul des résultats de l'outil	104
Tab.VI- 2 : Caractéristiques des circuits.....	104

Chapitre I

I. Introduction

La conception d'un circuit intégré est un processus complexe qui comporte plusieurs étapes. Il s'agit d'obtenir les masques de fabrication du circuit en partant de ses spécifications qui décrivent de manière plus ou moins abstraite son fonctionnement.

La méthode de conception décrit les différentes étapes de ce processus et la façon de procéder pour passer d'une étape à l'étape suivante. Elle détaille également l'ensemble des vérifications qui doivent être effectuées pour confirmer la validité de l'opération réalisée. En cas de non-conformité du résultat, il est parfois nécessaire de remonter dans le processus de conception d'une ou de plusieurs étapes pour apporter les modifications adéquates en amont.

Deux types de vérifications peuvent être distingués. Les vérifications pré-layout (avant la création des masques) se destinent à corriger les erreurs logiques durant la phase de conception du circuit. Les vérifications post-layout (après les masques) couvrent quant à elles les éventuelles erreurs dans le dessin des masques ainsi que la conformité du circuit obtenu par rapport aux spécifications initiales et aux contraintes imposées aux concepteurs.

Par ailleurs, l'évolution des technologies de fabrication impose de nouvelles vérifications pour prendre en compte les caractéristiques et les possibilités de ces technologies. Ainsi, l'avènement des technologies dites fortement submicroniques, avec des finesses de gravure de l'ordre de 0.25μ et en deçà, fait apparaître de nouveaux problèmes jusqu'alors négligeables. De nouvelles vérifications post-layout sont donc nécessaires pour les résoudre.

Dans cette thèse, nous proposons de nous intéresser à la vérification d'un des problèmes majeurs : les couplages capacitifs dans les circuits VLSI.

Dans le second chapitre, nous étudions dans un premier temps, l'origine des couplages et leurs effets dans les circuits conçus dans des technologies submicroniques. Puis nous analysons les besoins en terme d'outils et de méthode de conception afin de répondre aux exigences de vérification des circuits modernes.

Dans le troisième chapitre, nous faisons un exposé de l'état de l'art dans le domaine de l'analyse de bruit dû aux couplages, les méthodes utilisées pour estimer le bruit dans les circuits intégrés, leurs avantages et leurs inconvénients.

Dans le quatrième chapitre, nous proposons notre méthode d'estimation du bruit en un point particulier du circuit.

Dans le cinquième chapitre, nous explicitons des méthodes permettant d'affiner l'analyse du bruit dans les circuits.

Dans le sixième chapitre, nous nous intéressons à la façon de prendre en compte la complexité des circuits contemporains afin de faire face aux défis liés aux technologies fortement submicroniques. L'analyse doit être efficace en terme de temps et de précision. Nous analysons aussi les résultats obtenus grâce à un logiciel prototype d'analyse de bruit. Ce prototype met en œuvre les méthodes décrites dans les chapitres IV et V. Ces résultats ont été obtenus sur un ensemble de circuits conçus dans des technologies submicroniques.

Enfin, dans le septième chapitre, nous concluons ce travail en présentant les limites et les évolutions envisageables de notre méthode.

Chapitre II

II. Problématique

II.1. La diaphonie	10
II.2. L'impact de la diaphonie	11
II.3. Les causes de la diaphonie	17
II.4. Les difficultés liées à l'analyse de diaphonie	20
II.5. Conclusion.....	22

Dans ce chapitre, nous présentons le phénomène du couplage capacitif dans les circuits intégrés. Quelles sont ses origines et dans quelles conditions le phénomène est amplifié ? Quels sont les conséquences du couplage sur le fonctionnement du circuit ? Enfin, nous exposons les difficultés engendrées par la complexité du phénomène dans les circuits submicroniques ainsi que les besoins nécessaires à une analyse de la diaphonie pour ces circuits.

II.1. La diaphonie

Plusieurs types de parasites peuvent perturber l'état des signaux à l'intérieur d'un circuit intégré moderne. Dans cette thèse, nous nous intéressons à un type de parasites particulier. Ce parasite est dû à l'existence d'une capacité de couplage entre deux signaux qui sont géographiquement voisins dans le circuit.

Ce phénomène est appelé diaphonie par couplage capacitif que nous appellerons simplement diaphonie dans la suite de ce manuscrit.




Fig.II-1 : Exemple de couplage

L'exemple de la figure Fig.II-1 permet d'illustrer le phénomène de couplage capacitif entre deux fils. Supposons que le signal v soit dans un état stable. Cet état est maintenu par un état fixe x de l'entrée de l'inverseur invX . Si à un instant donné l'entrée y de l'inverseur invY subit une transition (par exemple de 1 vers 0), celle-ci provoque une transition inverse sur a (de 1 vers 0) en sortie de l'inverseur invY . En conséquence, les capacités C_a et C_{va} se chargent. La tension du nœud a augmente. En même temps, les charges injectées par l'inverseur invY sur C_{va} créent un courant équivalent sur v . Autrement dit, l'augmentation de la tension de a provoque une augmentation de la tension de v . Heureusement, l'état de v est maintenu par l'inverseur invX qui absorbe le courant injecté par C_{va} et ramène le nœud v à sa tension initiale.

Le nœud A qui injecte le courant sur le nœud v est appelé agresseur. Le nœud v qui absorbe le courant injecté par a et qui voit sa tension fluctuer sous l'effet de ce courant est la victime.

Ainsi, la victime voit sa tension augmenter puis ramener à sa valeur initiale. L'importance de cette variation dépend de plusieurs paramètres. La puissance des inverseurs, les capacités intrinsèques (C_v et C_a) et la capacité de couplage (C_{va}) sont les principaux paramètres influant sur la variation de la tension sur v . Plus $invY$ est puissant et C_a petite, plus A transite rapidement et plus la variation de tension sur v est importante. De même, plus C_v est grande et $invX$ puissant, plus v sera en mesure d'absorber le courant injecté et moins la variation de tension sera importante sur v .

Cette injection de courant et la variation de la tension de la victime sont le résultat du couplage capacitif. C'est ce phénomène que nous nous proposons d'étudier dans cette thèse.

II.2. L'impact de la diaphonie

La diaphonie peut compromettre le comportement correct du circuit à travers deux phénomènes. La diaphonie peut perturber le fonctionnement logique ou le fonctionnement temporel du circuit.

II.2.1. La fonction logique

Le premier problème concerne l'état logique du signal victime. Le signal victime pilote un certain nombre de portes. Dans le cas où le pic de tension dépasserait le seuil électrique différenciant le '0' logique du '1' logique, la valeur logique du signal serait modifiée à cause du bruit de diaphonie.




Fig.II-2 : Transition d'un agresseur et bruit sur la victime

Bien que la valeur du signal soit modifiée, cet état ne dure que le temps nécessaire à la victime pour absorber le bruit. Dans un grand nombre de cas, le changement temporaire d'état du signal (glitch) n'est pas un problème majeur. Le glitch se propage à travers le réseau de portes en aval et disparaît au bout d'une ou de deux couches. Cependant il existe des cas pour lesquels le changement d'état de la victime est fatal au fonctionnement du circuit.

II.2.1.1. Les signaux préchargés




Fig.II-3 : Circuit d'un NOR3 à précharge avec couplage sur une entrée

Dans le cas des signaux préchargés (Fig.II-3), l'effet du pic de tension sur la victime peut provoquer un état erroné permanent.

La précharge d'un signal consiste à fixer le signal à une valeur logique par défaut (1 par exemple) en chargeant la capacité du fil en début de cycle (phase de précharge – état bas de l'horloge dans notre exemple.) Pendant la phase d'évaluation (état haut de l'horloge), en fonction du comportement à réaliser, la capacité peut être déchargée via des transistors commandés par des signaux (i0, i1 et i2).




Fig.II-4 : Effet de la diaphonie sur un signal préchargé

La figure Fig.II-4 montre la simulation d'un nœud préchargé en présence du bruit de diaphonie. Le signal est préchargé à $V_{dd}=2.25\text{v}$ par un niveau 0 sur la grille du transistor P entre 0 et 200ps. A 200ps l'horloge transite et passe à l'état haut. Le transistor est coupé. La tension de la précharge varie sur cette période à cause d'un couplage grille-drain entre l'horloge et le signal préchargé. Puis, le signal victime i2 subit un pic de tension à cause de son couplage avec le signal agresseur qui transite à 250ps. La tension de la victime augmente. Le transistor N1 qu'elle contrôle devient passant et le courant circule de la capacité préchargée à la masse. Une fois le bruit absorbé par la victime, la capacité a été déchargée partiellement et ne peut plus être ramenée à sa valeur initiale. La capacité reste donc déchargée durant le cycle de fonctionnement

du circuit. Dans le cas où le seuil de valeur logique (1.125v) est franchi, une erreur logique se produit dans le circuit.

II.2.1.2. Les points mémorisants

Les points mémorisants peuvent aussi être influencés par le couplage. Le changement temporaire de valeur logique du signal victime se transforme en un niveau erroné permanent.




Fig.II-5 : Changement d'état d'un latch dû à la diaphonie

Les points mémorisants comportent en général une boucle qui maintient l'état de la valeur mémorisée (la figure Fig.II-5 montre un latch construit à l'aide de deux inverseurs reboclés). Quand le signal V en sortie de l'inverseur le moins puissant est victime d'un bruit supérieur au seuil logique, le point mémorisant peut changer de valeur (voir la simulation de la figure Fig.II-5). Le signal G impose alors à l'entrée de l'inverseur de reboilage un faux état logique qui sera conservé par la suite.

II.2.2. Le délai des portes logiques

Le second problème causé par la diaphonie concerne les délais de transition des portes. Du point de vue d'un concepteur, la diaphonie peut avoir un effet très positif ou très négatif sur les délais de transition des portes.

En effet, un signal victime commutant lentement dans la même direction que ses agresseurs recevra un apport de courant accélérant sa transition. Ce cas est illustré grâce à une simulation électrique dans la figure Fig.II-6. Une première courbe montre la transition de la victime en absence de diaphonie. La transition est lente et le signal a besoin de 400ps pour atteindre 2v. Par contre, si la victime et l'agresseur transitent dans la même direction (de 0 vers 1), alors que le signal victime transite normalement entre 0 et 140ps, sa tension croît beaucoup plus rapidement après cette date. Ceci est dû à l'apport de courant de l'agresseur qui commence à transiter à 140ps. Le délai de la porte de la victime est donc réduit par la diaphonie.

Il faut noter que sur la période de 0 à 140ps, la victime parasite à son tour l'agresseur. Ceci explique la variation de tension de l'agresseur sur cette période.




Fig.II-6 : Transitions simultanées dans le même sens

A contrario, si un signal victime transite en sens inverse par rapport à ses agresseurs, il y aura un ralentissement de la transition de la victime. L'effet est visible sur le schéma Fig.II-7 mettant en présence une victime et un agresseur. La victime transite de 1 vers 0. Entre 0 et 70ps, la transition de la victime est normale. La transition de l'agresseur commence à 70ps : de 0 vers 1. Du courant est très rapidement injecté sur la victime. Bien que le courant soit évacué vers la masse pour la victime, cet apport de courant n'est pas absorbé rapidement. La tension sur la victime augmente. Quand l'apport de courant diminue (à 110ps), la transition de l'agresseur a un effet négligeable sur la victime dont la capacité se décharge normalement. La tension de la victime décroît quasi normalement à partir de 110ps. Le délai de transition de la victime est augmenté à cause du surplus de courant. Le temps nécessaire à l'évacuation de ce surplus est la cause de l'augmentation du délai de la transition de la victime. Ici aussi, la tension de l'agresseur est troublée par la transition de la victime sur cette période.




Fig.II-7 : Transitions simultanées en sens opposé

La variation du délai des portes pose un problème en ce qui concerne les chaînes longues et les chaînes courtes dans un circuit. Les spécifications temporelles du circuit peuvent ne pas être respectées lors de son fonctionnement.

Dans le cadre de cette thèse, nous nous intéressons au premier problème qui concerne l'intégrité logique des signaux.

II.3. Les causes de la diaphonie

Les procédés de fabrication évoluent rapidement. Le principal enjeu de cette évolution est de créer des circuits plus complexes, plus rapides et consommant moins. Le principal effet concerne la réduction des dimensions des transistors et des interconnexions afin d'obtenir des commutations rapides et des circuits plus petits et plus denses. Pour que cela soit possible, la largeur des interconnexions doit être réduite afin de diminuer la capacité intrinsèque des fils.

En même temps, les interconnexions sont de plus en plus proches. Avec les technologies submicroniques, les métalisations sont si proches qu'il se crée une capacité non négligeable entre les fils voisins. Avec la réduction de la distance entre les fils due à la finesse de gravure (Fig.II-8), cette capacité est devenue prédominante par rapport à la capacité à la masse des signaux. C'est là la première cause de la diaphonie.




Fig.II-8 : Evolution de la finesse de gravure des processeurs

Le phénomène est accru par le changement de morphologie des liaisons métalliques. En conséquence directe de l'évolution technologique. La réduction de la section des conducteurs

augmente la résistance de ceux-ci. Les délais d'interconnexion entre les portes, devenant un facteur majeur de performance des circuits [Del92][Van98] en technologie submicronique, la hauteur des interconnexions a été très peu réduite afin de compenser l'augmentation de la résistance.

Ainsi, les interconnexions sont beaucoup plus hautes que larges (Fig.II-9) alors que la configuration inverse apparaissait avec les technologies dites microniques. La hauteur (H) des fils n'évolue pas comme leur largeur (L), le rapport H/L de la hauteur par rapport à la largeur des fils était de 1.8 en technologie 0.18μ , ce rapport atteindra 3.0 en technologie 0.05μ [Fly99].




Fig.II-9 : Changements dus à l'évolution des procédés de fabrication

NB : Tous les couplages n'apparaissent pas sur les schémas

La première conséquence est que la diminution de la largeur L des interconnexions entraîne une diminution de la capacité à la masse. Bien que cette diminution augmente les performances d'un circuit en terme de vitesse, puisque les capacités à charger sont plus petites, elle augmente aussi la sensibilité des signaux au bruit de diaphonie.

La seconde conséquence concerne la hauteur des interconnexions. En effet, l'augmentation de la hauteur H des fils, entraîne l'augmentation des surfaces verticales des

signaux en vis-à-vis. Ceci a pour effet d'augmenter la capacité de couplage latérale entre les fils voisins.

La troisième cause de diaphonie est l'augmentation du nombre de niveaux de métal dans les circuits modernes. Afin d'augmenter la densité d'intégration, le nombre de niveaux de métal a été augmenté. Le fait d'avoir des signaux disposés parallèlement les uns au-dessus des autres, bien qu'à des niveaux de métaux non successifs (métal 1,3,5), a plusieurs effets influant sur l'immunité au bruit dans les circuits.

Le premier effet est comme précédemment une diminution de la capacité à la masse des signaux de niveau éloigné du substrat. Le substrat se trouve masqué par des signaux de niveau inférieur. Non seulement la capacité à la masse diminue mais de nouvelles capacités de couplage apparaissent, cette fois-ci, par le bord horizontal des interconnexions. Le second effet est une augmentation du nombre d'agresseurs potentiels sur les signaux due à la densification locale des fils.

Une quatrième cause de la diaphonie est l'augmentation de la fréquence de fonctionnement des circuits (Fig.II-10). Cette augmentation de fréquence de fonctionnement sous-entend des transitions plus raides. Ainsi, le courant injecté sur la victime est plus important et celle-ci peut plus difficilement absorber le courant introduit par la capacité de couplage. Par conséquent, la tension de la victime augmente beaucoup plus rapidement et avec une plus grande amplitude.




Fig.II-10 : Evolution de la fréquence de fonctionnement des circuits

Nous pouvons donc résumer les différentes causes de la diaphonie :

- Diminution de la distance entre les interconnexions
- Diminution de la capacité intrinsèque des interconnexions
- Augmentation de la densité d'intégration
- Augmentation des surfaces en vis-à-vis
- Augmentation du nombre de niveaux de métal
- Augmentation de la fréquence de fonctionnement

II.4. Les difficultés liées à l'analyse de diaphonie

Alors que la diaphonie est déjà un problème complexe quand elle est étudiée dans des cas simples, d'autres facteurs viennent augmenter la complexité lorsque l'on s'intéresse à l'analyse de la diaphonie dans des circuits de taille réelle.

La taille toujours croissante des circuits (Fig.II-11) est une première difficulté à prendre en compte. La taille du circuit, en terme de nombre de transistors, est déjà très importante. Pour une analyse de diaphonie, il faut en plus y ajouter toutes les informations parasites liées au couplage entre les signaux. Chaque signal pouvant avoir plusieurs dizaines de milliers de capacités de couplage avec d'autres signaux, le volume d'informations devient d'autant plus difficile à gérer.




Fig.II-11 : Evolution du nombre typique de transistors dans les microprocesseurs haute performance

L'opération d'extraction de ces informations parasites pose aussi un problème. En effet, afin de ne pas manquer des interactions importantes entre signaux, elle doit être réalisée à plat et ne bénéficie que partiellement de la réduction de complexité apportée par le traitement hiérarchique. En effet, le traitement hiérarchique, bloc par bloc, ne peut pas prendre en compte les couplages des signaux d'un bloc avec les signaux routés au niveau hiérarchique supérieur.

L'extraction des capacités parasites à elle seule demande une grande capacité mémoire et un temps de traitement important pour des circuits de quelques millions de transistors. Cette extraction peut même devenir impossible pour des circuits de taille supérieure.

Une autre difficulté est liée au nombre d'agresseurs. Bien que la finesse de gravure diminue (Fig.II-8), la longueur des fils reste quasiment constante [Bor99]. Il n'est donc pas rare que les signaux aient plusieurs milliers d'agresseurs. Toutes les interactions entre une victime et ses agresseurs devant être prises en compte, l'évaluation des problèmes dus à la diaphonie sur une victime se trouve alourdie par le nombre important d'agresseurs.

D'autre part, la diaphonie peut être considérée comme un phénomène « aléatoire » puisqu'il dépend de l'activité dans le circuit. Les transitions des agresseurs déterminent le bruit sur la victime. Ces transitions dépendent du comportement du circuit dans une configuration

donnée. Il est donc très probable que des dysfonctionnements n'apparaissent que dans des états de fonctionnement particuliers. L'analyse de diaphonie doit donc s'effectuer autant que possible de manière statique c'est à dire indépendamment de stimuli afin de couvrir toutes les configurations qui peuvent se produire.

Une difficulté attenante à l'analyse de diaphonie est la correction des problèmes après la phase d'analyse. Dans le cas où l'analyse mettrait à jour un fonctionnement potentiellement défectueux, il faudrait intervenir pour modifier la conception du circuit. Il est donc important de fournir au concepteur des informations pertinentes qui l'aident dans son intervention. Une première information consiste à localiser le dysfonctionnement. On peut également imaginer des outils d'aide à l'intervention qui proposent des solutions afin de réduire le bruit sur tel ou tel signal victime.

II.5. Conclusion

Comme nous venons de le voir, l'analyse de diaphonie passe par la résolution de problèmes très divers. Dans le cadre de cette thèse, nous nous proposons de répondre aux questions suivantes :

- Comment estimer le bruit dans un circuit intégré ? Comment peut-on quantifier ce bruit et ainsi fournir une estimation précise du bruit pouvant survenir sur les signaux ?
- En supposant que l'on dispose d'un modèle d'évaluation du bruit, ce bruit dépend de l'activité des agresseurs. Comment connaître à un instant donné l'activité dans un circuit sachant que cette activité doit être évaluée de manière statique ?
- Comment représenter le circuit et ses éléments et gérer les volumes de données importants dont l'analyse de diaphonie dépend pour les circuits de taille réelle ?

Chapitre III

III. Etat de l'art

III.1. Introduction	24
III.2. Les méthodes d'évaluation du bruit	24
III.3. Conclusion.....	36

La diaphonie n'est pas un phénomène nouveau, cependant ses effets étaient assez négligeables, il y a encore peu, pour être ignorés par les outils de vérification.

Nous présentons donc les méthodes d'évaluation du bruit dans les circuits intégrés que nous avons pu trouver dans la littérature. Ces méthodes sont utilisées soit lors de la conception ou lors de la vérification.

III.1. Introduction

Les problèmes liés au bruit dans les circuits intégrés ne sont pas des problèmes nouveaux. Ces phénomènes sont largement pris en compte dans le domaine des circuits analogiques. Cependant, alors que des simulations électriques sont possibles pour déterminer l'importance du bruit dans ces circuits, il n'est pas possible d'envisager de telles solutions pour les circuits numériques. De ce point de vue, l'analyse de la diaphonie dans les circuits intégrés est un problème nouveau avec des conséquences graves pour le fonctionnement d'un circuit. Des méthodes d'analyse du bruit dû à la diaphonie apparaissent à différents niveaux de la chaîne de réalisation. Certaines prennent en compte le bruit de diaphonie durant la conception [Sic98], d'autres lors de la validation du circuit.

III.2. Les méthodes d'évaluation du bruit

La quantification du bruit dû à la diaphonie apparaît sous différentes formes dans la littérature. En effet, l'analyse du bruit peut s'effectuer soit de façon préventive soit de façon prospective.

Dans le premier cas, cette analyse s'effectue au moment du placement et du routage des différents blocs d'un circuit. Les fils sont disposés de manière à diminuer le risque de dysfonctionnement.

Dans le second cas, il s'agit de vérifier plus minutieusement le travail effectué soit par le routeur soit par le concepteur.

Ainsi, selon l'utilisation que l'on souhaite en faire, les informations issues de l'analyse de bruit ainsi que la précision escomptée et la quantification du bruit ne sont pas les mêmes.

III.2.1. Evaluation du bruit lors de la conception

De nombreux articles [Wan98][Zho96][Xue96] proposent des méthodes pour minimiser le bruit dû à la diaphonie. Ces méthodes interviennent au moment du routage. Toutes ces méthodes utilisent le même principe et la même quantification du bruit. Se trouvant en phase de routage, les seules informations dont elles disposent sont la géométrie des fils. Le principe consiste à quantifier le bruit sur une interconnexion par la longueur totale des signaux qui se trouvent dans le voisinage immédiat de la victime.

Le bruit se quantifie donc sur la base d'une longueur :

$$Bruit(v) = \sum_{j \in adj(v)} Bruit(v, j) \quad [Equ.III-1]$$

$Bruit(v, j)$ est la longueur de fil du signal agresseur j en vis à vis du signal victime v .




Fig.III-1 : Exemple d'évaluation du bruit

Sur l'exemple Fig.III-1, la victime v est environné par 3 agresseurs : $a1$, $a2$ et $a3$. Sur le schéma sont reportées les différentes longueurs de section de fils des agresseurs en vis à vis avec v . Le bruit sur le signal v est donc la somme de ces longueurs : $9 + 7 = 16$.

Cette valeur n'a pas de sens propre cependant elle fournit une mesure de l'interaction possible entre les signaux. Il devient alors possible d'effectuer un classement des signaux.

Bien que cette technique soit relativement simple à mettre en œuvre, elle apporte qu'une faible précision. En effet, la mesure du bruit ne tient compte ni des capacités à la masse ni de la puissance des portes logiques et des couplages secondaires.

III.2.2. Evaluation du bruit lors de la vérification

Dans la phase de vérification, l'évaluation du bruit doit permettre de certifier le bon fonctionnement du circuit. Dans le cas où le fonctionnement du circuit risque d'être compromis par le bruit de diaphonie, cette évaluation doit pouvoir attirer l'attention du concepteur sur le ou les signaux qui pourraient être à l'origine du dysfonctionnement. Aussi, un outil d'évaluation du bruit doit comporter une précision suffisante pour faciliter le travail du concepteur. Ces méthodes utilisent en entrée une netlist extraite à partir du dessin des masques du circuit.

Il existe, à ce stade, de nombreuses méthodes d'évaluation du bruit. Ces méthodes sont très variables du point de vue complexité de mise en œuvre et précision obtenue. Cependant, le point commun à toutes ces méthodes est que l'indicateur du bruit de diaphonie est la valeur du pic de tension induit sur le signal victime. D'autres part, toutes ces méthodes modélisent les portes du circuit par des résistances.

III.2.2.1. Méthodes avec un agresseur et une victime

Un certain nombre de méthodes se placent dans un contexte très simple d'interaction d'un agresseur avec une victime.

III.2.2.1.1. Les rapports capacitifs et résistifs

Le signal agresseur et le signal victime sont liés par une capacité de couplage (Fig.III-2).




Fig.III-2 : Modèle simple

Dans [Dar97], il est proposé une formule de calcul du bruit sur un signal victime basée sur le rapport de couplage entre le signal agresseur et le signal victime :

$$V_{bruit} = V_{dd} \frac{C_{va}}{C_v + C_{va}} \quad [\text{Equ.III-2}]$$

V_{bruit} représente la tension du pic généré sur la victime. Les résultats obtenus par ce rapport sont extrêmement éloignés du bruit réel sur la victime. Sur un exemple (voir Tab.III-1), la valeur obtenue par cette approximation (1.68v) est de 3 fois plus grande que la valeur réelle (0.52v) obtenue par simulation électrique pour une tension d'alimentation de 2.25v.

Variable	Valeur	Unité
R_a	150	Ω
R_v	200	Ω
C_a	$1 \cdot 10^{-15}$	F
C_v	$1 \cdot 10^{-15}$	F
C_{va}	$3 \cdot 10^{-15}$	F
R_{linea}	400	Ω
R_{linev}	300	Ω

Tab.III-1 : Valeurs utilisées pour les calculs d'erreur

De plus, cette formule ne prend pas en compte la puissance (la résistance) des portes émettrices. Ce défaut est corrigé dans [Gua98] où les résistances équivalentes des portes alimentant l'agresseur et la victime sont intégrées à la formule :

$$V_{bruit} = \frac{V_{dd}}{1 + \frac{C_v}{C_{va}} + \frac{R_a}{R_v} \left(1 + \frac{C_a}{C_{va}}\right)} \quad [\text{Equ.III-3}]$$

Il faut noter que, quand $\frac{R_a}{R_v} \rightarrow 0$, nous retrouvons la formule précédente. Le bruit provoqué sur le signal victime se trouve pondéré par le rapport de puissance entre l'agresseur et la victime. Sur l'exemple proposé au tableau Tab.III-1, la valeur du pic calculée est $0.96v$. Bien que l'erreur se réduise à 85% par rapport à la simulation électrique, elle reste très importante.

Pour aller plus loin dans la modélisation des signaux, la formule a été modifiée pour prendre en compte en partie la résistance d'interconnexion de la victime.




Fig.III-3 : Modèle simple avec résistance d'interconnexion pour la victime

Nous avons trouvé dans [Stö98] une formule prenant en compte les mêmes paramètres que la formule précédente mais incluant la résistance d'interconnexion du signal victime (Fig.III-3) :

$$V_{bruit} = \frac{V_{dd}}{\frac{R_a C_a}{\left(R_v + \frac{R_{line_v}}{2}\right) C_{va}} + \frac{C_v}{C_{va}}} \quad [\text{Equ.III-4}]$$

Le bruit considéré se produit en début d'interconnexion pour le signal agresseur (la résistance d'interconnexion de l'agresseur est ignorée) et en milieu de ligne pour le signal victime (seule la moitié de la résistance d'interconnexion de la victime est utilisée).

Le bruit sur la victime (0.70v) est augmenté par l'ajout de la résistance d'interconnexion sur le signal victime. Le bruit calculé par la formule (1.33v) conserve une erreur relative du même ordre (90%) dans le cas de notre exemple.




Fig.III-4 : Modèle simple avec résistance d'interconnexion pour la victime et l'agresseur

Dans [She00], une autre méthode est présentée. Elle est un peu plus générale car elle fait apparaître le front de transition en entrée de la porte de l'agresseur. Le schéma est similaire aux précédents (Fig.III-4). La résistance d'interconnexion de l'agresseur est prise en compte.

Dans le cas d'une transition rapide de l'agresseur, la formule donnant le pic de tension sur le signal victime est la suivante:

$$V_{noise} = V_{dd} \frac{C_{va} (R_v + R_{linev} / 2)}{(R_v + \frac{R_{linev}}{2})(C_{va} + C_v) + (R_a + \frac{R_{linea}}{2})(C_{va} + C_a)} \quad [\text{Equ.III-5}]$$

Le couplage étudié se situe en milieu de l'interconnexion aussi bien pour le signal agresseur que pour le signal victime. Une telle formule génère toujours une erreur de 30% (0.36v) par rapport à la simulation de notre exemple dont la valeur du bruit est de 0.5v.

III.2.2.1.2. Les rapports capacitifs et résistifs avec une tension de forme exponentielle

Une formule de la réponse de la victime en présence d'un agresseur ayant une tension en forme d'exponentielle a été donnée dans [Kir99] :




Fig.III-5 : Modèle simple

$$\text{Si } \tau_v = \tau_a : \quad V(t) = V_{dd} \frac{C_{va}}{C_{va} + C_v} \frac{t}{\tau_v} e^{-\frac{t}{\tau_v}} \quad [\text{Equ.III-6}]$$

$$\text{Sinon} \quad V(t) = V_{dd} \frac{C_{va}}{C_{va} + C_v} \frac{\tau_v}{\tau_a - \tau_v} \left(e^{-\frac{t}{\tau_a}} - e^{-\frac{t}{\tau_v}} \right) \quad [\text{Equ.III-7}]$$

Les paramètres τ_a et τ_v représente les constantes de temps respectivement de l'agresseur et de la victime: $\tau_a = R_a(C_a + C_{va})$ et $\tau_v = R_v(C_v + C_{va})$

L'erreur de cette formule est de 126% dans le cas de notre exemple.

III.2.2.1.3. Modèle utilisant des signaux avec une interconnexion en Π

Une méthode basée sur un modèle simple, faisant intervenir la résistance d'interconnexion des lignes (Fig.III-6), a été proposée dans [Kah99]. Elle présente l'avantage d'être simple tout en prenant en compte les effets de la résistance d'interconnexion des signaux. Le retard occasionné par la résistance d'interconnexion a une grande influence sur l'injection de courant sur la victime. La méthode propose de prendre en compte une double injection de courant sur la victime : en début (Cc1) et en fin (Cc2) de lignes.




Fig.III-6 : Modèle avec interconnexion en PI

Dans le cas d'un échelon en entrée de la porte alimentant l'agresseur, le pic de tension sur la victime est le suivant :

$$V_{bruit} = \frac{V_{dd}}{b_2} (k_1 e^{s_1 t_{bruit}} + k_2 e^{s_2 t_{bruit}}) \quad [\text{Equ.III-8}]$$

avec

$$t_{bruit} = \left(\frac{1}{s_2 - s_1} \right) \ln \left(-\frac{k_1 s_1}{k_2 s_2} \right) \quad [\text{Equ.III-9}]$$

Les paramètres k_1 , k_2 , s_1 , s_2 et b_2 sont:

$$b_1 = R_1 C_{c2} + R_{d2} C_{c2} + R_{d2} C_{c1} + R'_1 C_2 + R_{d1} C_{c1} + R_{d1} C_{c2} + C_{c2} R_1 \\ + R_{d2} C'_1 + R_{d1} C_1 + R_{d2} C'_2 + R_1 C_2 + R_{d1} C_2$$

$$\begin{aligned}
b_2 = & R_{d2}C'_1R'_1C_{c2} + R_{d2}C_{c1}R'_1C_{c2} + R_{d2}C_{c1}R_1C_{c2} + R_{d2}C_{c1}R_1C_2 \\
& + R_{d1}C_2R'_1C_{c2} + R_{d1}C_2R_{d2}C'_1 + R_{d1}C_{c2}R_{d2}C_{c1} + R_{d1}C_2R_{d2}C'_2 \\
& + R_{d1}C_2R_{d2}C_{c2} + R_{d1}C_1R'_1C'_2 + R_{d1}C_1R'_1C_{c2} + R_{d1}C_1R_{d2}C'_1 \\
& + R_{d1}C_1R_{d2}C_{c1} + R_{d1}C_1R_{d2}C'_2 + R_{d1}C_1R_{d2}C_{c2} + R_{d2}C'_1R'_1C'_2 \\
& + R_1C_2R'_1C'_2 + R_1C_2R'_1C_{c2} + R_1C_2R_{d2}C'_1 + R_{d2}C_{c1}R'_1C'_2 \\
& + R_{d1}C_1R_1C_2 + R_{d1}C_1R_1C_{c2} + R_{d1}C_{c1}R_1C_2 + R_{d1}C_{c1}R_1C_{c2} \\
& + R_{d1}C_{c1}R'_1C'_2 + R_{d1}C_{c1}R'_1C_{c2} + R_{d1}C_{c2}R'_1C'_2 + R_{d1}C_{c2}R_{d2}C'_1 \\
& + R_{d1}C_{c2}R_{d2}C'_2 + R_{d1}C_{c1}R_{d2}C'_1 + R_{d1}C_{c1}R_{d2}C'_2 + R_1C_2R_{d2}C'_2 \\
& + R_1C_2R_{d2}C_{c2} + R_1C_{c2}R'_1C'_2 + R_1C_{c2}R_{d2}C'_1 \\
& + R_1C_{c2}R_{d2}C'_2 + R_{d1}C_2R'_1C'_2
\end{aligned}$$

$$s_1s_2 = \frac{1}{b_2} \quad \text{et} \quad s_1 + s_2 = -\frac{b_1}{b_2}$$

$$a_3 = R_{d2}C_{c1} + R_{d2}C_{c2} + R'_1C_{c2}$$

$$a_4 = R_{d2}C_{c2}C'_1R'_1 + R_{d2}C_{c2}C_{c1}R'_1 + R_{d2}C_{c2}R_1C_{c1} + R_{d2}C_{c1}R_1C_2$$

$$k_1 = -\frac{b_2(a_4 + s_2b_2a_3)}{2s_2b_2 + b_1}$$

$$k_2 = -\frac{b_2(-s_2b_2a_3 - a_3b_1 + a_4)}{2s_2b_2 + b_1}$$

Cette méthode produit des résultats satisfaisant quant à la précision. L'erreur relative est de 18%, pour des pics de tension de l'ordre de 0.2v.

III.2.2.2. Méthodes générales

Tandis que de nombreux articles proposent des formules d'évaluation du pic de tension sur un signal victime en présence d'un seul agresseur, les méthodes générales visent la prise en compte des effets cumulés de plusieurs agresseurs sur un signal victime.

III.2.2.2.1. Modèle utilisant des signaux avec une interconnexion en Π

Alors que la méthode donnée dans [Kah99], présentée en III.2.2.1.3, décrit l'interaction entre deux signaux, nous pouvons découvrir dans [Kah01] une de ces applications à plusieurs agresseurs.

La prise en compte de plusieurs agresseurs est réalisée par simple cumul des valeurs de pic de tension. Le bruit généré par chaque agresseur sur la victime est calculé puis la somme de ces bruits est réalisée. Une très forte dégradation de la précision de la méthode apparaît. L'erreur relative atteint 30% pour 3 agresseurs.

III.2.2.2.2. Modèle utilisant des réseaux RC complexes

De nouveau, pour prendre en compte plusieurs agresseurs agissant sur une victime, nous trouvons dans [Mor99] une application de la méthode proposée dans [Dev97].




Fig.III-7 : Modèle complexe

Elle permet de calculer le pic de tension en utilisant une topologie en arbre RC pour les différents signaux (Fig.III-7). Le modèle utilisé est celui qui se rapproche le plus de la réalité en ce qui concerne les interconnexions.

Le bruit est majoré à chaque nœud par :

$$V_{noise}(n) = V_{noise}(Par(n)) + R_n \sum_{i \in Des(n)} \sum_{j \in Ag(i)} C_{ij} \dot{U}_j \quad [\text{Equ.III-10}]$$

Où :

$Par(n)$ est le nœud en amont du nœud n

$Des(n)$ est l'ensemble des nœuds en aval du nœud n

C_{ij} est la capacité de couplage entre le nœud i et le nœud j

$Ag(i)$ est l'ensemble des nœuds agresseurs du nœud i

\dot{U}_j est la pente du signal alimentant le nœud j : $\dot{U}_j = \frac{V_{dd}}{t_j}$

t_j représente la durée de transition au nœud j entre 10% et 90% de V_{dd} .

Par exemple pour le nœud e : $V_{noise}(e) = V_{noise}(d) + R_e (C_{cf} \dot{U}_c + C_{hf} \dot{U}_h + C_{ig} \dot{U}_i)$

Une expérience a été menée sur l'exemple Fig.III-7 en utilisant les valeurs suivantes :

toutes les capacités à la masse valent 1^{e-15} F.

toutes les capacités de couplage valent 1^{e-14} F.

Les résultats sont présentés pour différentes durées de pente des signaux agresseurs et résistances entre nœuds :

Valeur des résistances		Durée de la pente des agresseurs			
Agresseurs	Victime	500 ps	100 ps	50 ps	10 ps
150 Ω	150 Ω	0%	6%	23%	332%
150 Ω	300 Ω	0%	8%	12%	15%
300 Ω	150 Ω	0%	12%	51%	435%
300 Ω	300 Ω	0%	33%	102%	580%
300 Ω	600 Ω	2%	81%	208%	1272%
600 Ω	300 Ω	-50%	51%	243%	764%
600 Ω	600 Ω	-4%	102%	247%	1520%

Les pics de tension sont observés sur le nœud g de l'exemple. La méthode offre de très bonnes performances dans certains cas avec une erreur relative très faible par rapport à des

simulations électriques. L'erreur varie beaucoup en fonction du contexte du bruit. En effet, elle augmente rapidement quand la durée pente de transition des agresseurs diminue. Ainsi, des résultats complètement incohérents apparaissent pour des transitions rapides (50ps et 10ps). De plus, cette erreur est aussi fonction de la résistance des agresseurs. Dès que la résistance est assez importante ou la pente assez rapide, pour que la variation de la tension aux différents nœuds ne soit plus linéaire, le modèle donne des résultats incorrects.

III.2.2.2.3. Modèle considérant les agresseurs sous forme de rampes

[Che99] propose une formule prenant en compte plusieurs agresseurs. Toutefois, la courbe de tension des agresseurs n'est plus celle de la charge d'une résistance. Celle-ci est remplacée par une rampe définie, pour chaque agresseur, par la durée de leur transition (Fig.III-8).




Fig.III-8 : Modèle utilisant des agresseurs sous forme de rampe

L'instant de transition des agresseurs les uns par rapport aux autres est aussi pris en compte. Cette formule est basée sur le cas d'un seul agresseur et d'une victime décrit dans [Rub94].

Une formule calculant la tension sur le signal victime à un instant donné avec plusieurs agresseurs est obtenue par :

$$V(t) = \sum_i V_i(t)$$

Les valeurs de $V_i(t)$ sont conditionnées par le tableau suivant :

Condition	Valeur de $V_i(t)$	
$0 < t \leq t_i$	0	
$t_i < t \leq t_i + tf_i$	$V_{dd} \frac{C_{va_i} R_v}{tf_i} (1 - e^{-(t-t_i)/R_v C_t})$	[Equ.III-11]
$t > t_i + tf_i$	$V_{dd} \frac{C_{va_i} R_v}{tf_i} (1 - e^{-tf_i/R_v C_t}) e^{-(t-t_i-tf_i)/R_v C_t}$	[Equ.III-12]

avec

$$C_t = C_v + \sum_i C_{va_i}$$

t est l'instant de calcul de la tension sur la victime

t_i est l'instant de transition de l'agresseur i

tf_i est la durée de la transition de l'agresseur i

Il est nécessaire pour cette formule d'effectuer une approximation de la courbe de tension des agresseurs. L'utilisation d'une rampe simplifie le calcul du bruit cependant elle peut induire des erreurs.

La méthode génère des erreurs très faibles. En effet, dans le cas d'un seul agresseur, l'erreur est de 30% par rapport à un pic réel de 0.55v. Pour 3 agresseurs, l'erreur relative est inférieure à 7%.

III.3. Conclusion

Le calcul du bruit dans un circuit est essentiel. Cette mesure doit prendre en compte la diversité des caractéristiques de signaux. Elle doit être la plus précise possible. Toutefois, la complexité du modèle choisi peut grandement influencer les performances de l'analyse de diaphonie.

Nous pouvons distinguer deux types de méthodes de calcul du bruit.

Les premières méthodes sont simples. Elles ne prennent en compte qu'un seul agresseur agissant sur la victime. La plupart de ces méthodes ont une précision trop faible. Seule la méthode proposée dans [Kah99] présente une précision satisfaisante. Toutefois, ces méthodes sont inadaptées au calcul du bruit dans un environnement réel (avec plusieurs agresseurs). En effet, même avec une précision acceptable, utiliser la superposition des valeurs de bruit provoqué par les différents agresseurs ne donne pas de résultats cohérents.

Les autres méthodes sont plus complètes. Elles prennent en compte un nombre variable d'agresseurs. Le premier modèle est très complet et utilise une structure en arbre RC. Sa précision est très variable et dépend de la résistance et de la pente des agresseurs. Le second modèle utilise une approximation de la pente des agresseurs. Toutefois, la précision du résultat peut être faible. De plus, $V(t)$ est exprimée par intervalles. Ce qui rend le calcul de la tension de pic complexe dans le cas où le signal victime serait agressé par plusieurs centaines d'agresseurs.

Dans tous les cas, aucune des méthodes présentées ne prend en compte certains effets importants dans le mécanisme de bruit. En effet, bien que certaines de ces méthodes semblent pouvoir convenir à l'analyse de diaphonie, elles se limitent toutes aux signaux directement en diaphonie avec une victime. Cependant, à un instant donné, tous les agresseurs d'un signal victime n'effectuent pas de transition. Même si ces agresseurs ne participent pas au courant injecté sur la victime, leur présence a une influence sur le pic généré. En effet, ces agresseurs, à travers leur capacité de couplage et leur capacité à la masse, aident à la stabilisation de la victime.

De même, dans un circuit réel, un agresseur peut parasiter plusieurs victimes à la fois. Dans ce cas, le courant créé par la transition de l'agresseur se répartit sur les différentes victimes. Ainsi, la présence de plusieurs victimes tend à réduire le pic généré sur une victime donnée.

Chapitre IV

IV. Modèle de calcul du pic

IV.1. Introduction	40
IV.2. Cas simple : une victime - un agresseur	41
IV.3. Cas général : une victime - plusieurs agresseurs.....	44
IV.4. Cas réel : une victime – plusieurs agresseurs en présence de couplages secondaires	55
IV.5. Représentation des portes	61
IV.6. Conclusion.	70

Dans ce chapitre, nous présentons notre méthode de calcul du bruit causé par la diaphonie.

Dans un premier temps, nous proposons une expression du bruit, pour le cas simple d'une victime agressée par un seul agresseur. Puis, nous étudions le cas général de plusieurs agresseurs en détaillant les approximations qui permettent d'obtenir analytiquement le pic de tension provoqué sur la victime. Enfin, nous étudions l'effet de la présence d'autres couplages autour de la victime et des agresseurs. Nous fournissons les approximations qui permettent de tenir compte de ces couplages secondaires.

IV.1. Introduction

Le couplage diaphonique et le bruit qui en résulte sont des phénomènes relativement complexes du moment où l'on se place dans le cas d'un circuit réel. Dans un circuit VLSI, chaque signal, considéré comme victime, possède plusieurs centaines de couplages capacitifs avec d'autres signaux. Ces signaux sont eux même en couplage avec des signaux encore plus éloignés du signal victime et ainsi de suite.




Fig.IV-1 : Circuit de la simulation




Fig.IV-2 : Tension sur les signaux à différents niveaux

$$V_{dd}=2.25\text{v}$$

Le schéma de la figure Fig.IV-2 montre que la transition d'un signal peut avoir des répercussions sur son voisinage. A leur tour, ces voisins produisent un bruit sur leur environnement. Ainsi, si l'on tente de modéliser de manière très précise le bruit produit par la transition d'un signal sur un signal voisin, très vite, on se rend compte qu'il faut tenir compte d'une grande partie, voire la totalité, du circuit et d'un nombre très important de couplages. Le problème devient encore plus complexe si l'on considère que plusieurs signaux peuvent effectuer des transitions à des instants plus ou moins proches. De plus, la transition d'un signal n'est pas instantanée et la vitesse de la transition peut avoir une influence sur le bruit généré.

Compte tenu de toutes ces considérations, il paraît évident que la définition d'un modèle d'évaluation du pic de bruit passe par des simplifications. Bien entendu, ces simplifications

entraînent une certaine perte de précision. L'obtention d'un modèle consiste donc à établir un compromis acceptable entre cette perte de précision et la performance du modèle.

Dans cette thèse, nous visons la mise au point d'un modèle destiné à être utilisé dans un outil de vérification. Cet outil doit permettre la vérification d'un circuit VLSI comportant plusieurs millions de transistors dans des temps raisonnables, c'est à dire inférieurs à quelques heures, sur une station de travail.

Dans ce chapitre, nous exposons en détail notre modèle d'évaluation du bruit de diaphonie. Pour aider à la clarté de l'exposé, nous étudions dans un premier temps le cas d'une victime agressée par un agresseur. Comme dans la plupart des modèles de bruit, dans notre modèle, les portes sont modélisées par des résistances. Puis nous nous intéressons au cas général d'une victime agressée par plusieurs agresseurs. Enfin, nous proposons une méthode pour prendre en compte l'environnement autour des agresseurs et de la victime.

IV.2. Cas simple : une victime - un agresseur

Considérons le schéma de la figure Fig.IV-3 où un seul agresseur est en couplage diaphonique avec une victime. Bien que l'on ne puisse pas rencontrer une telle situation dans un circuit réel, elle nous permet de comprendre le phénomène de bruit généré sur une victime. En effet, il est possible d'établir les équations du comportement de la victime et de l'agresseur et de proposer une solution à ces équations.




Fig.IV-3 : Modèle électrique pour le calcul du pic

Nous considérons une transition de 0 vers 1 de l'agresseur. La source de tension V_a permet d'imposer la tension V_{dd} à l'agresseur. Ainsi, le comportement de la victime et de l'agresseur sont définis à partir d'un système d'équations différentielles linéaires de 1^{er} ordre.

$$\begin{cases} \frac{v(t)}{R_v} - C_v v'(t) + C_{va} [a'(t) - v'(t)] = 0 \\ \frac{V_a - a(t)}{R_a} - C_a a'(t) + C_{va} [v'(t) - a'(t)] = 0 \end{cases} \quad \text{et les conditions initiales :} \quad \begin{cases} v(0) = 0 \\ a(0) = 0 \end{cases}$$

D'où

$$\begin{cases} v(t) + \tau_v v'(t) - \alpha_{va} a'(t) = 0 \\ a(t) + \tau_a a'(t) - \alpha_{av} v'(t) = V_{dd} \end{cases}$$

avec

$$\begin{aligned} \tau_a &= R_a(C_a + C_{va}) & \tau_v &= R_v(C_v + C_{va}) \\ \alpha_{av} &= R_a C_{va} & \alpha_{va} &= R_v C_{va} \end{aligned}$$

La résolution de ce système nous permet de connaître à la fois le comportement de la victime et de l'agresseur en fonction du temps. Puisqu'il s'agit d'un système d'équations différentielles linéaires, $v(t)$ et $a(t)$ sont des exponentielles de la forme :

$$\begin{cases} v(t) = K_{0v} + K_{1v} e^{-t/\tau_1} + K_{2v} e^{-t/\tau_2} \\ a(t) = K_{0a} + K_{1a} e^{-t/\tau_1} + K_{2a} e^{-t/\tau_2} \end{cases} \quad \text{avec } \tau_1 > 0 \text{ et } \tau_2 > 0$$

Pour aider à la clarté de ce chapitre, nous avons reporté en annexe 1 le détail des calculs.

τ_1 et τ_2 sont les deux racines d'une équation de second degré :

$$\tau^2 - \tau(\tau_v + \tau_a) + \tau_v \tau_a - \alpha_{va} \alpha_{av} = 0$$

d'où

$$\begin{aligned} \tau_1 &= \frac{1}{2}(\tau_a + \tau_v + \sqrt{(\tau_a - \tau_v)^2 + 4\alpha_{va}\alpha_{av}}) \\ \tau_2 &= \frac{1}{2}(\tau_a + \tau_v - \sqrt{(\tau_a - \tau_v)^2 + 4\alpha_{va}\alpha_{av}}) \end{aligned}$$

K_{0v} , K_{1v} , K_{2v} , K_{0a} , K_{1a} et K_{2a} peuvent être obtenus en remplaçant, dans le système d'équations différentielles, $v(t)$ et $a(t)$ par leur expression. On obtient alors :

$$v(t) = V_{dd} \frac{\alpha_{va}}{\tau_1 - \tau_2} (e^{-t/\tau_1} - e^{-t/\tau_2}) \quad [\text{Eq.IV-1}]$$

$$a(t) = V_{dd} \left(\frac{\tau_v - \tau_1}{\tau_1 - \tau_2} e^{-t/\tau_1} - \frac{\tau_v - \tau_2}{\tau_1 - \tau_2} e^{-t/\tau_2} + 1 \right) \quad [\text{Eq.IV-2}]$$

La figure Fig.IV-4 montre un exemple de courbe obtenue à partir de l'expression de $a(t)$ et $v(t)$. Pour tracer ces courbes, nous avons utilisé les valeurs dans le tableau suivant :

Élément	Valeur	Unité
R_a	300	Ω
R_v	1000	Ω
C_a	$5 * 10^{-15}$	F
C_v	$5 * 10^{-15}$	F
C_{va}	$5 * 10^{-15}$	F




Fig.IV-4 : Comportement de l'agresseur et de la victime obtenu à partir de [Eq.IV-1] et [Eq.IV-2]

L'instant t_{bruit} où $v(t)$ passe par sa tension maximale est obtenu par l'équation $v'(t_{bruit})=0$.

$$t_{bruit} = t_{V_{max}} = \left(\frac{\tau_1 \tau_2}{\tau_1 - \tau_2} \right) \log \left(\frac{\tau_1}{\tau_2} \right) \quad [\text{Eq.IV-3}]$$

En reportant cet instant dans l'expression de $v(t)$, nous obtenons la tension maximale V_{bruit} de $v(t)$:

$$V_{bruit} = V_{max} = V_{dd} \frac{\alpha_v}{\tau_1} \left(\frac{\tau_2}{\tau_1 - \tau_2} \right)^{\frac{\tau_2}{\tau_1}} \quad [\text{Eq.IV-4}]$$

IV.3. Cas général : une victime - plusieurs agresseurs

Malheureusement, dans un circuit réel, les couplages entre les signaux sont beaucoup plus complexes. Un signal peut être en couplage diaphonique avec plusieurs centaines d'autres signaux. Considérons le schéma de la figure Fig.IV-5 où le signal v est en couplage avec les agresseurs a_1, \dots, a_n à travers les capacités de couplage $C_{va_1}, \dots, C_{va_n}$.




Fig.IV-5 : La victime v en présence de n agresseurs a_1, \dots, a_n

Le comportement de $v(t)$ et $a_1(t), \dots, a_n(t)$ est décrit par un système de $n+1$ équations différentielles linéaires de 1^{er} ordre :

$$\begin{cases} -\frac{v(t)}{R_v} - C_v v'(t) + \sum_{i=1}^n C_{va_i} [a_i'(t) - v'(t)] = 0 \\ \frac{V_{dd} - a_1(t)}{R_{a_1}} - C_{a_1} a_1'(t) + C_{va_1} [v'(t) - a_1'(t)] = 0 \\ \vdots \\ \frac{V_{dd} - a_n(t)}{R_{a_n}} - C_{a_n} a_n'(t) + C_{va_n} [v'(t) - a_n'(t)] = 0 \end{cases} \quad [\text{Eq.IV-5}]$$

Les conditions initiales permettent de définir la configuration d'agression. L'agression maximale est obtenue lorsque tous les agresseurs commutent en même temps et dans le même sens.

Considérons une transition de 0 vers 1 de tous les agresseurs alors que $v(t)$ est dans l'état stable 0. Cette configuration est obtenue par les conditions initiales suivantes :

$$\begin{cases} v(0) = 0 \\ a_i(0) = 0 \quad \text{pour } 1 \leq i \leq n \end{cases}$$

En adoptant les mêmes notations que la section précédente, on peut réexprimer le système d'équations différentielles:

$$\begin{cases} v(t) + \tau_v v'(t) - \sum_{i=1}^n [\alpha_{va_i} a_i'(t)] = 0 \\ a_1(t) + \tau_{a_1} a_1'(t) - \alpha_{a_1 v} v'(t) = V_{dd} \\ \vdots \\ a_n(t) + \tau_{a_n} a_n'(t) - \alpha_{a_n v} v'(t) = V_{dd} \end{cases} \quad \text{Avec} \quad \begin{cases} \tau_{a_i} = R_{a_i} (C_{a_i} + C_{va_i}) \\ \tau_v = R_v (C_v + \sum_{i=1}^n C_{va_i}) \\ \alpha_{a_i v} = R_{a_i} C_{va_i} \\ \alpha_{va_i} = R_v C_{va_i} \end{cases}$$

Ici aussi, les expressions de $v(t)$ et $a_1(t), \dots, a_n(t)$ sont des sommes d'exponentielles :

$$\begin{cases} v(t) = K_{0v} + \sum_{i=1}^{n+1} K_{iv} e^{-t/\tau_i} \\ a_1(t) = K_{0a_1} + \sum_{i=1}^{n+1} K_{ia_1} e^{-t/\tau_i} \\ \vdots \\ a_n(t) = K_{0a_n} + \sum_{i=1}^{n+1} K_{ia_n} e^{-t/\tau_i} \end{cases} \quad [\text{Eq.IV-6}]$$

Et $\tau_1, \dots, \tau_{n+1}$ sont les racines d'une équation de degré $n+1$:

$$(\tau - \tau_v) \prod_{i=1}^n (\tau - \tau_{a_i}) - \sum_{i=1}^n [\alpha_{va_i} \alpha_{a_i v} \prod_{\substack{j=1 \\ j \neq i}}^n (\tau - \tau_{a_j})] = 0$$

Il est évidemment impossible de donner une expression analytique de $\tau_1, \dots, \tau_{n+1}$ dans le cas général. Toutefois, dans certains cas, il est possible de simplifier l'équation.

Considérons le cas où deux agresseurs différents a_k et a_l possèdent la même constante de temps, c'est à dire $\tau_{a_k} = \tau_{a_l}$. Alors, il est possible de simplifier l'équation ci-dessus :

$$(\tau - \tau_{a_k}) \left[(\tau - \tau_v) \prod_{\substack{i=1 \\ i \neq k}}^n (\tau - \tau_{a_i}) - \sum_{\substack{i=1 \\ i \neq k \\ i \neq l}}^n [\alpha_{va_i} \alpha_{a_i v} \prod_{\substack{j=1 \\ j \neq k \\ j \neq l}}^n (\tau - \tau_{a_j})] - (\alpha_{va_k} \alpha_{a_k v} + \alpha_{va_l} \alpha_{a_l v}) \prod_{\substack{j=1 \\ j \neq k \\ j \neq l}}^n (\tau - \tau_{a_j}) \right] = 0$$

Ainsi, τ_{a_k} est une racine de l'équation. On pose $\tau_1 = \tau_{a_k}$. On peut alors calculer les coefficients K_{1v} et $K_{1a_1}, \dots, K_{1a_n}$ dans l'expression de $v(t)$ et $a_1(t), \dots, a_n(t)$. On peut facilement démontrer que tous ces coefficients sont nuls.

Dans ce cas, l'expression de $a_1(t), \dots, a_n(t)$ et $v(t)$ est une somme de n termes exponentiels. Autrement dit, on peut éliminer la racine τ_{a_k} et ramener l'équation à une équation de degré n . Cela revient à considérer que le signal victime v est agressé par les $n-2$ agresseurs $a_1, \dots, a_{k-1}, a_{k+1}, \dots, a_{l-1}, a_{l+1}, \dots, a_n$ plus un agresseur $a_{eq_{kl}}$ qui représente l'effet combiné de a_k et a_l . Les caractéristiques ($R_{eq_{kl}}, C_{eq_{kl}}$ et $C_{veq_{kl}}$) de cet agresseur équivalent peuvent être calculées de manière à obtenir la même équation. Ainsi,

$$\begin{cases} \tau_{a_{eq}} = \tau_{a_k} = \tau_{a_l} \\ \alpha_{va_{eq}} = \alpha_{va_k} + \alpha_{va_l} \\ \alpha_{va_{eq}} \alpha_{a_{eq}v} = \alpha_{va_k} \alpha_{a_k v} + \alpha_{va_l} \alpha_{a_l v} \end{cases}$$

d'où

$$\begin{aligned}
 C_{veq_{kl}} &= C_{va_k} + C_{va_l} \\
 R_{eq_{kl}} &= \frac{R_k C_{va_k}^2 + R_l C_{va_l}^2}{(C_{va_k} + C_{va_l})^2} \\
 C_{eq_{kl}} &= (C_{va_k} + C_{va_l}) \frac{R_{a_k} C_{va_k} C_{a_k} + R_{a_l} C_{va_l} C_{a_l}}{R_{a_k} C_{va_k}^2 + R_{a_l} C_{va_l}^2}
 \end{aligned}$$

Ce résultat peut être facilement généralisé au cas où plusieurs agresseurs ont une constante de temps identique. Si l'on considère que les agresseurs a_1, \dots, a_m ont la même constante de temps ($\tau_{a_1} = \tau_{a_2} = \dots = \tau_{a_m}$) alors on peut remplacer ces agresseurs par un unique agresseur équivalent $a_{eq_{1..m}}$ avec :

$$\begin{aligned}
 C_{veq_{1..m}} &= \sum_{i=1}^m C_{va_i} \\
 R_{eq_{1..m}} &= \frac{\sum_{i=1}^m R_{a_i} C_{va_i}^2}{(\sum_{i=1}^m C_{va_i})^2} \\
 C_{eq_{1..m}} &= \sum_{i=1}^m C_{va_i} \frac{\sum_{i=1}^m R_{a_i} C_{va_i} C_{a_i}}{\sum_{i=1}^m R_{a_i} C_{va_i}^2}
 \end{aligned}$$

Nous obtenons alors un agresseur équivalent aux m agresseurs ayant la même constante de temps. Nous appelons ce phénomène l'agglomération des agresseurs.

La possibilité d'agglomérer les agresseurs ayant une même constante de temps permet de réduire le nombre d'agresseurs sur la victime. Il est cependant très rare, voire quasiment impossible, de trouver deux signaux ayant exactement le même τ . Cela est dû à la diversité des capacités dans le circuit. Cependant, si on accepte une certaine perte de précision, il est possible d'agglomérer les agresseurs ayant des τ proches. Il devient alors envisageable de réduire le nombre d'agresseurs sur les victimes très parasitées.

Même après l'agglomération des agresseurs, nous nous trouvons face à une équation de degré élevé. On peut envisager de trouver les racines de cette équation par des techniques

numériques. Toutefois, nous pensons que la complexité d'une telle résolution est incompatible avec les performances exigées pour un outil de vérification de circuits VLSI de grande taille.

IV.3.1. Bruit provoqué par une source de courant sur la victime

Comme nous l'avons vu, en présence de plusieurs agresseurs, l'expression analytique de $v(t)$ ne peut être établie. Il faut donc recourir à d'autres méthodes pour prendre en compte l'effet de la transition simultanée de plusieurs agresseurs.

L'élément le plus susceptible de représenter l'impact d'un agresseur sur une victime est une source de courant. En effet, les influences de différentes sources de courant peuvent être cumulées sur un signal victime.

Nous nous intéressons, dans un premier temps, au bruit provoqué par une source de courant unique sur une victime. Considérons le schéma de la figure Fig.IV-6.




Fig.IV-6 : Modèle électrique avec une source de courant

Nous imposons une forme exponentielle décroissante à la source de courant :

$$i(t) = I_c e^{\frac{-t}{\tau_c}}$$

Le courant provoque un bruit sur la victime y . Le comportement de $y(t)$ est défini par l'équation :

$$\frac{y(t)}{R_y} - C_y y'(t) + i(t) = 0 \text{ avec la condition initiale } y(0) = 0$$

Soit

$$y(t) + \tau_y y'(t) - R_y i(t) = 0 \text{ avec } \tau_y = R_y C_y$$

La résolution du système nous permet de trouver la tension $y(t)$ de la victime sous l'influence de la source de courant :

$$y(t) = R_y I_c \frac{\tau_c}{\tau_y - \tau_c} \left(e^{-\frac{t}{\tau_y}} - e^{-\frac{t}{\tau_c}} \right) \quad [\text{Eq.IV-5}]$$

L'instant t_{bruit} où $y(t)$ passe par sa tension maximale est obtenue par l'équation $y'(t_{bruit}) = 0$.

$$t_{bruit} = t_{y_{\max}} = \left(\frac{\tau_y \tau_c}{\tau_y - \tau_c} \right) \log \left(\frac{\tau_y}{\tau_c} \right) \quad [\text{Eq.IV-6}]$$

En reportant cet instant dans l'expression de $y(t)$, nous calculons le bruit maximum V_{bruit} sur la victime.

$$V_{bruit} = y_{\max} = R_y I_c \left(\frac{\tau_c}{\tau_y} \right)^{\left(\frac{\tau_y}{\tau_y - \tau_c} \right)} \quad [\text{Eq.IV-7}]$$

Ainsi, il est possible de calculer, simplement, le bruit provoqué par une source de courant sur une victime. Nous pouvons, par ailleurs, remarquer que la forme de la courbe de tension sur la victime créée par une source de courant (Eq.IV-5) est très proche de celle créée par un agresseur (Eq.IV-1). Il est donc pertinent de tenter de modéliser un agresseur par une source de courant. Les sources de courant pouvant être cumulées, il suffira, ensuite, de calculer l'effet cumulé des sources de courant sur la victime.

IV.3.2. Source de courant équivalente à un agresseur

Comme nous l'avons vu, on peut obtenir une perturbation similaire à un agresseur par une source de courant de forme exponentielle. Cette expression du courant possède deux

paramètres, I_c et τ_c que nous pouvons ajuster afin de produire sur la victime un bruit proche de celui créé par l'agresseur.

Nous proposons de déterminer ces deux paramètres en imposant les 3 conditions suivantes :

- 1/ Les caractéristiques de la victime restent identiques c'est à dire $R_y = R_v$ et $C_y = C_v + C_{va}$. Ce qui implique $\tau_y = \tau_v$.
- 2/ La tension de pic généré sur la victime par la source de courant est identique à celle provoquée par l'agresseur. Autrement dit, $y_{\max} = v_{\max}$ (voir Eq.IV-7 & Eq.IV-4).
- 3/ L'instant du pic généré sur la victime par la source de courant est le même que celui du pic provoquée par l'agresseur c'est à dire $t_{y_{\max}} = t_{v_{\max}}$ (voir Eq.IV-6 & Eq.IV-3).

Pour obtenir la valeur du paramètre τ_c de la source de courant, il suffit de résoudre l'équation $t_{y_{\max}} = t_{v_{\max}}$ (condition numéro 3) :

$$f(\tau_c) = \left(\frac{\tau_y \tau_c}{\tau_y - \tau_c} \right) \log\left(\frac{\tau_y}{\tau_c} \right) - \left(\frac{\tau_1 \tau_2}{\tau_1 - \tau_2} \right) \log\left(\frac{\tau_1}{\tau_2} \right) = 0$$

Or d'après la condition 1, $\tau_c = \tau_v$, d'où :

$$f(\tau_c) = \left(\frac{\tau_v \tau_c}{\tau_v - \tau_c} \right) \log\left(\frac{\tau_v}{\tau_c} \right) - \left(\frac{\tau_1 \tau_2}{\tau_1 - \tau_2} \right) \log\left(\frac{\tau_1}{\tau_2} \right) = 0$$

Il s'agit d'une équation implicite. Nous utilisons une méthode itérative, Newton-Rafson, pour obtenir une solution approchée de cette équation (Fig.IV-7).




Fig.IV-7 : Calcul itératif par la méthode Newton-Rafson

Cette méthode consiste à partir d'une première estimation de la solution de l'équation $f(\tau_c)=0$ puis d'approximer, à ce point, la courbe $f(\tau_c)$ par sa tangente. L'intersection de cette tangente avec l'axe d'ordonnée 0 fournit une solution approchée de l'équation de $f(\tau_c)=0$. Cette solution est alors utilisée pour l'itération suivante et ainsi de suite.

Pour cela, nous calculons la dérivée de $f(\tau_c)$ par rapport à τ_c :

$$\frac{df(\tau_c)}{d\tau_c} = \frac{\tau_v}{\tau_v - \tau_c} \left[\left(\frac{\tau_v}{\tau_v - \tau_c} \right) \log\left(\frac{\tau_v}{\tau_c} \right) - 1 \right]$$

Nous utilisons comme valeur initiale de τ_c la constante de temps de l'agresseur τ_a . La nouvelle valeur de τ_c à l'itération $i+1$ devient :

$$\tau_{c_{i+1}} = \tau_{c_i} - \frac{f(\tau_{c_i})}{f'(\tau_{c_i})}$$

Nous utilisons la condition de convergence suivante :

$$\left| \frac{\tau_{c_{i+1}} - \tau_{c_i}}{\tau_{c_i}} \right| < \varepsilon$$

Cet algorithme, bien qu'itératif, converge très rapidement. Par la suite, la valeur de τ_c est utilisée dans l'équation $y_{\max} = v_{\max}$ pour calculer la valeur de I_c . (condition numéro 2) :

$$I_c = V_{dd} \frac{\alpha_v}{\tau_1} \left(\frac{\tau_2}{\tau_1 - \tau_2} \right) \frac{1}{R_v} \left(\frac{\tau_v}{\tau_v - \tau_c} \right)$$

Ainsi, nous pouvons déterminer une source de courant qui provoque un pic de tension identique sur la victime et au même instant. La figure Fig.IV-8 montre une comparaison entre l'effet de l'agresseur et de la source de courant équivalente sur une victime. Pour tracer cette source, nous avons utilisé les paramètres suivants :

Élément	Valeur	Unité
R_a	310	Ω
R_v	213	Ω
C_a	$44.11 * 10^{-15}$	F
C_v	$17.74 * 10^{-15}$	F
C_{va}	$30 * 10^{-15}$	F
I_c calculé	3.37	mA
τ_c calculé	18.14	ps




Fig.IV-8 : Effets d'un agresseur et de sa source de courant équivalente sur la victime

IV.3.3. Approximation des agresseurs par des sources de courant

L'utilisation d'une source de courant, en remplacement d'un agresseur, permet d'obtenir facilement l'effet combiné de plusieurs agresseurs.




Fig.IV-9 : La victime v en présence de n agresseurs a_1, \dots, a_n

Considérons, une fois de plus, le schéma de la figure Fig.IV-9 où une victime est agressée par les agresseurs a_1, \dots, a_n . Chaque agresseur a_i considéré séparément peut être remplacé par une source de courant équivalente i_i . Nous avons vu que la détermination de la source équivalente pouvait être obtenue à partir de 3 conditions. Les conditions 2 et 3 permettent de fixer les paramètres τ_{c_i} et I_{c_i} . La première condition permet de maintenir la même caractéristique pour la victime lors du calcul des différentes sources de courant équivalentes. Ainsi nous obtenons le schéma équivalent suivant :




Fig.IV-10 : Remplacement des agresseurs par des sources de courant équivalentes

où

$$C_{v_{eq}} = C_v + \sum_{k=1}^n C_{v_{d_k}}$$

$$R_{v_{eq}} = R_v$$

et où i_1, \dots, i_n sont des sources courant équivalentes aux agresseurs a_1, \dots, a_n . Chaque source de courant i_k est caractérisé par ses deux paramètres I_{c_k} et τ_{c_k} .

Le comportement de $v_{eq}(t)$ est obtenu par l'équation différentielle suivante :

$$\frac{v_{eq}(t)}{R_{v_{eq}}} + C_{v_{eq}} v'_{eq}(t) - \sum_{k=1}^n I_{c_k} e^{-\frac{t}{\tau_{c_k}}} = 0$$

Soit

$$v_{eq}(t) = R_{v_{eq}} \sum_{k=1}^n I_{c_k} \frac{\tau_{c_k}}{\tau_{c_k} - \tau_{v_{eq}}} \left(e^{-\frac{t}{\tau_{c_k}}} - e^{-\frac{t}{\tau_{v_{eq}}}} \right)$$

où $\tau_{v_{eq}} = R_{v_{eq}} C_{v_{eq}}$

Une fois de plus, l'équation $v'_{eq}(t)$ permet d'obtenir l'instant du pic de tension :

$$v'_{eq}(t) = R_{v_{eq}} \sum_{k=1}^n I_{c_k} \frac{\tau_{c_k}}{\tau_{c_k} - \tau_{v_{eq}}} \left(-\frac{1}{\tau_{c_k}} e^{-\frac{t}{\tau_{c_k}}} + \frac{1}{\tau_{v_{eq}}} e^{-\frac{t}{\tau_{v_{eq}}}} \right)$$

Nous faisons de nouveau appel à la méthode itérative de Newton-Rafson pour obtenir une solution de l'équation $v'_{eq}(t) = 0$.

Nous utilisons comme valeur initiale de t_{vmax} la valeur 0. La nouvelle valeur de t_{vmax} à l'itération $i+1$ devient :

$$t_{vmax_{i+1}} = t_{vmax_i} - \frac{v'_{eq}(t_{vmax_i})}{v''_{eq}(t_{vmax_i})}$$

avec la condition de convergence :

$$\left| \frac{t_{vmax_{i+1}} - t_{vmax_i}}{t_{vmax_i}} \right| < \varepsilon$$

A la fin des itérations, nous obtenons l'instant t_{vmax} du pic de bruit provoqué par l'ensemble des sources de courant. Il suffit alors de reporter t_{vmax} dans l'expression de la tension sur la victime $v(t)$ pour obtenir le pic de bruit V_{bruit} sur la victime.

$$V_{bruit} = v_{eq}(t_{vmax}) = R_{v_{eq}} \sum_{k=1}^n I_{c_k} \frac{\tau_{c_k}}{\tau_{c_k} - \tau_{v_{eq}}} \left(e^{-\frac{t_{vmax}}{\tau_{c_k}}} - e^{-\frac{t_{vmax}}{\tau_{v_{eq}}}} \right)$$

IV.4. Cas réel : une victime – plusieurs agresseurs en présence de couplages secondaires

Jusqu'à présent, nous nous sommes intéressés à la victime et à ses agresseurs. Or, d'autres signaux jouent un rôle non négligeable dans le bruit généré sur la victime. De même qu'une victime possède des couplages capacitifs avec plusieurs agresseurs, un agresseur peut avoir des couplages avec de nombreuses victimes. Lorsque l'on considère un signal donné comme une victime, la présence d'autres victimes, que nous appelons victimes secondaires, autour de ses agresseurs a tendance à réduire l'effet de ces derniers.


D'un autre côté, à un instant donné, tous les signaux qui possèdent un couplage capacitif avec une victime ne subissent pas forcément de transition. Ainsi, parmi ces signaux, que nous appelons agresseurs potentiels, on peut distinguer les agresseurs actifs des agresseurs muets. Les agresseurs actifs sont ceux qui, à un instant donné, subissent une transition et produisent un bruit sur la victime. Les agresseurs muets sont ceux qui, au même instant, sont dans un état

stable. La présence d'agresseurs muets autour de la victime participe à la stabilisation de la victime et diminue le pic de bruit.

La prise en compte de la présence de ces couplages secondaires autour de la victime et des agresseurs actifs est indispensable pour modéliser correctement le bruit de diaphonie. Dans cette section, nous nous intéressons à la prise en compte de ces phénomènes secondaires.

IV.4.1. Prise en compte des victimes secondaires

Reprenons le cas simple d'un couplage diaphonique entre une victime et un agresseur :



Nous avons étudié à la section IV.2, l'effet de la transition de l'agresseur sur la victime. Nous avons aussi vu que cette transition provoque un pic de tension sur la victime dont on peut obtenir une expression [Eq.IV-1] en résolvant un système d'équation différentielle.

Or, en résolvant ce système, on obtient également l'expression de l'agresseur [Eq.IV-2]. Intéressons-nous maintenant à l'effet de la victime sur l'agresseur.

La victime, à travers son émetteur, résiste à la variation de sa tension. Un courant est produit par l'émetteur pour absorber le pic de tension. A son tour, ce courant est en partie injecté sur l'agresseur et ralentit la transition de l'agresseur. La présence de la victime se traduit donc par un retard dans la transition de l'agresseur.

Aussi, nous proposons de modéliser ce retard, à travers une capacité équivalente C_{eq} .

La valeur de cette capacité équivalente peut être facilement bornée. En effet, la résistance R_v de la victime est comprise dans l'intervalle $[0, +\infty[$. Ainsi, lorsque $R_v=0$, la capacité de couplage C_{va} est reliée à la masse et l'agresseur voit une capacité totale égale à $C_a + C_{va}$. C'est à dire $C_{eq} = C_{va}$.

A l'opposé, lorsque $R_v \rightarrow +\infty$, C_{va} est isolée de la masse et la capacité supplémentaire vue par l'agresseur résulte de la capacité C_{va} mise en série avec C_v . Autrement dit, $C_{eq} = \frac{C_v C_{va}}{C_{va} + C_v}$.

Ainsi :

$$\frac{C_{va} C_v}{C_{va} + C_v} < C_{eq} < C_{va}$$

Pour donner une estimation plus précise de cette capacité équivalente, il faut comparer l'expression de l'agresseur en présence de la victime (Fig.IV-11) et la courbe obtenue en remplaçant la victime par une capacité à la masse (Fig.IV-12).




Fig.IV-11 : Circuit original




Fig.IV-12 : Circuit désiré

L'équation de la courbe de tension du circuit désiré est celle de la charge d'une capacité par une résistance :

$$a_{eq}(t) = V_{dd} (1 - e^{-t/\tau_{eq}}) \text{ avec } \tau_{eq} = R_a (C_a + C_{eq}) \quad [\text{Eq.IV-8}]$$

L'expression de l'agresseur en présence de la victime, quant à elle, a été établie à la section IV.2 : $a(t) = V_{dd} \left(\frac{\tau_v - \tau_1}{\tau_1 - \tau_2} e^{-t/\tau_1} - \frac{\tau_v - \tau_2}{\tau_1 - \tau_2} e^{-t/\tau_2} + 1 \right)$.

La figure Fig.IV-13 illustre la courbe obtenue par ces deux expressions.




Fig.IV-13 : Transition d'un agresseur en présence d'une victime comparée à la transition du même agresseur en remplaçant la victime par une capacité équivalente

La valeur de C_{eq} peut être calculée en approximant l'expression de $a(t)$ par $a_{eq}(t)$. Le critère d'approximation que nous proposons consiste à minimiser la surface comprise entre les deux courbes.

Autrement dit, nous cherchons à minimiser

$$\int_0^{+\infty} |a_{eq}(t) - a(t)| dt$$

Pour s'affranchir du calcul de la valeur absolue qui peut être complexe, nous proposons de porter la différence au carré.

Ainsi, nous cherchons à calculer la capacité équivalente C_{eq} qui minimise :

$$S(C_{eq}) = \int_0^{+\infty} (a_{eq}(t) - a(t))^2 dt$$

En posant $\Delta = \frac{\tau_v - \tau_1}{\tau_1 - \tau_2}$, obtenons :

$$a(t) - a_{eq}(t) = V_{dd} (\Delta e^{-t/\tau_1} - (1 + \Delta) e^{-t/\tau_2} + e^{-t/\tau_{eq}})$$

d'où

$$S(C_{eq}) = V_{dd}^2 \left(\frac{\Delta^2 \tau_1 + (1 + \Delta)^2 \tau_2 + \tau_{eq}}{2} - \frac{2\Delta(1 + \Delta)\tau_1\tau_2}{\tau_1 + \tau_2} + \frac{2\Delta\tau_1\tau_{eq}}{\tau_1 + \tau_{eq}} - \frac{2(1 + \Delta)\tau_2\tau_{eq}}{\tau_2 + \tau_{eq}} \right)$$

Le minimum est obtenu lorsque la dérivée de S par rapport à C_{eq} est nulle [Eq.IV-9].

$$\frac{dS}{dC_{eq}} = V_{dd}^2 R_a \left(\frac{2\Delta\tau_1\tau_2}{(\tau_2 + \tau_{eq})^2} + \frac{1}{2} - \frac{2(1 + \Delta)\tau_2\tau_1}{(\tau_1 + \tau_{eq})^2} \right) = 0 \quad [\text{Eq.IV-9}]$$

Nous utilisons la méthode Newton-Rafson pour trouver une approximation de la solution de cette équation.

Cette méthode permet de calculer la capacité équivalente à une victime secondaire. Or, un agresseur est un couplage diaphonique avec plusieurs victimes.




Fig.IV-14 : L'agresseur a en présence de $n+1$ victimes v_1, \dots, v_n et v

Pour calculer la capacité équivalente à chaque victime secondaire, v_j , nous proposons d'approximer, dans un premier temps, les victimes secondaires $v_1, \dots, v_{j-1}, v_{j+1}, \dots, v_n$ et la victime principale v par leur capacité de couplage, respectivement $C_{v_1 a}, \dots, C_{v_{j-1} a}, C_{v_{j+1} a}, \dots, C_{v_n a}$ et C_{va} . On peut remarquer que cette approximation consiste à remplacer chaque victime par la borne supérieure de sa capacité équivalente. Une fois ce remplacement effectué, nous nous retrouvons dans le cas simple d'un agresseur en présence d'une victime que nous venons d'étudier.

Ainsi, nous obtenons un ensemble de capacités équivalentes pour l'ensemble des victimes secondaires.

Pour aller plus loin, on peut imaginer de répéter ce processus. A chaque itération, on utilise l'ensemble des capacités équivalentes calculées à l'itération précédente en remplacement de toutes les victimes à l'exception de la victime i . Toutefois, l'expérience montre en pratique que ces itérations n'améliorent pas la précision globale de notre modèle.

IV.4.2. Prise en compte des agresseurs muets

De même que les victimes secondaires, les agresseurs muets ont un effet sur la victime. A travers leur capacité de couplage, les agresseurs muets absorbent une partie du courant sur la victime. Le bruit sur la victime est donc diminué grâce à la présence de ses agresseurs muets. Un agresseur muet peut donc être modélisé comme une capacité à la masse qui participe à la stabilisation de la victime. Cette capacité équivalente à un agresseur muet est calculée par la même méthode que celle utilisée pour les victimes secondaires et que nous venons d'exposer.

IV.5. Représentation des portes

Comme dans la plupart des modèles proposés dans la littérature, dans notre modèle de calcul de bruit de diaphonie, les portes logiques sont assimilées à des résistances.

Dans cette section, nous présentons la méthode de détermination de ces résistances.

Le calcul de la résistance équivalente à une porte est basé sur le modèle MCC « Mos Canal Court » proposé par Amjad Hajjar dans sa thèse [Haj92]. La section suivante détaille les éléments principaux de ce modèle.

IV.5.1. Le modèle MCC

A. Hajjar propose, dans sa thèse, une modélisation du courant qui traverse le transistor MOS. Cette modélisation est particulièrement adaptée aux technologies submicroniques .




Fig.IV- 15 : Paramètres définissant la taille et les tensions aux bornes d'un transistor

La figure Fig.IV-16 montre le courant i_{ds} fourni par un transistor N en fonction des tensions v_{gs} et v_{ds} . Classiquement, on distingue deux régions dans la caractéristique $i_{ds}(v_{ds})$ du transistor : la région saturée et la région non saturée ou linéaire.




Fig.IV-16 : Caractéristiques $i_{ds}(v_{ds})$ d'un transistor de taille $W/L=6$ par simulation électrique dans une technologie 0.35μ alimentée en $2.7v$.

La région saturée commence à une certaine tension V_{sat} de v_{ds} et s'étend vers les tensions élevées de v_{ds} . V_{sat} est appelée la tension de saturation et dépend de v_{gs} . Dans la région saturée, le courant i_{ds} varie relativement peu avec v_{ds} .

La région non saturée ou linéaire commence à $v_{ds}=0$ et s'étend jusqu'à la tension de saturation V_{sat} . Dans cette région, le courant est une fonction monotone croissante de v_{ds} .




Fig.IV-17 : Caractéristiques courant/tension d'un transistor par le modèle MCC

Vu la forme des courbes de courant i_{ds} , le modèle MCC propose d'approximer ce courant par une droite dans la région non saturée et par une constante indépendante de v_{ds} dans la région saturée (voir Fig.IV-17).

Ainsi, pour un transistor N, le modèle MCC définit l'expression du courant i_{ds} en fonction des régions :

$$\text{Le mode bloqué } (V_{gs} < V_t) \quad I_{ds} = 0 \quad [\text{Eq.IV-10}]$$

$$\text{Le mode linéaire } (V_{gs} \geq V_t \ \& \ V_{ds} < V_{sat}) \quad I_{ds} = \frac{v_{ds} I_{sat}}{V_{sat}} \quad [\text{Eq.IV-11}]$$

$$\text{Le mode saturé } (V_{gs} \geq V_t \ \& \ V_{ds} > V_{sat}) \quad I_{ds} = I_{sat} = \frac{W}{L} \frac{A(v_{gs} - V_t)^2}{(1 + B(v_{gs} - V_t))} \quad [\text{Eq.IV-12}]$$

$$\text{La tension de saturation} \quad V_{sat} = K(v_{gs} - V_t) \quad [\text{Eq.IV-13}]$$

V_t est la tension de seuil à partir de laquelle le transistor devient passant.

K est un coefficient de saturation typique de la technologie submicronique.

Les paramètres A , B et K dépendent de la technologie utilisée. Leur valeur est fixée, pour chaque nouvelle technologie, en effectuant une série de simulations électriques.

Le modèle MCC est utilisé dans un outil d'analyse statique de timing, appelé TAS, développé au laboratoire LIP6 [Dio98]. Il a également été utilisé dans un outil de simulation logico-temporelle au niveau transistor mettant en œuvre un calcul dynamique des délais de propagation dans les portes [Abd98]. Dans les deux cas, l'expérience a montré que, grâce à ce modèle, ces outils pouvaient atteindre, dans le calcul des délais, une erreur inférieure à 10% par rapport à des simulations électriques.




Fig.IV-18 : Schéma d'un NAND2

Le calcul de délai de propagation dans MCC est basé sur une représentation des portes en branches. Chaque branche est un ensemble de transistors en série qui relie la sortie de la porte à V_{ss} ou à V_{dd} . Grâce à son modèle de courant, MCC permet de calculer le temps de décharge d'une capacité à travers un transistor. Par ailleurs, MCC propose des techniques permettant d'approximer une branche par un transistor équivalent (Fig.IV-18) [Sub86].

IV.5.2. Modèle de l'émetteur de la victime

Le calcul de la résistance équivalente à une porte peut paraître un problème très compliqué et hasardeux.

De plus, il n'existe pas une résistance équivalente unique pour chaque porte. Chacune des branches de la porte peut être passante ou bloquée. Une branche passante vers V_{ss} impose un état 0 à la sortie. Une branche passante vers V_{dd} impose un état 1. On peut donc imaginer que chaque branche a une résistivité propre.

En fait, en ce qui concerne la victime, le problème est relativement simple. Le modèle MCC fournit les caractéristiques (W, L) d'un transistor équivalent à une branche de l'émetteur de la victime (voir Fig.IV-18). Si l'on considère que la victime est dans un état stable, ce transistor équivalent se trouve dans sa zone linéaire et la tension de sa grille V_{gs} est à V_{dd} ou V_{ss} suivant le type de transistor. On peut utiliser directement les expressions du modèle MCC pour calculer la résistance équivalente à ce transistor.

Pour un transistor N, dans la région linéaire, le courant i_{ds} est donné par (Eq.IV-11 & Eq.IV-12) :

$$I_{ds} = \frac{W}{L} \frac{A(v_{gs} - V_t)^2}{(1 + B(v_{gs} - V_t)) V_{sat}} v_{ds}$$

La tension v_{gs} est égale à V_{dd} et est stable. D'où :

$$R_{lin} = \frac{v_{ds}}{i_{ds}} = V_{sat} \frac{L}{W} \frac{1+B(V_{dd}-V_t)}{A(V_{dd}-V_t)^2}$$

Or, V_{sat} est une fonction de $v_{gs}-V_t$ (Eq.IV-14), d'où :

$$R_{lin} = K \frac{L}{W} \frac{1+B(V_{dd}-V_t)}{A(V_{dd}-V_t)}$$

Cependant, l'émetteur de la victime comporte plusieurs branches. Or, on sait que le pic de bruit induit sur la victime est d'autant plus important que sa résistance est grande. Pour modéliser l'émetteur de la victime, nous considérerons donc, parmi les branches, celle qui fournit la résistance équivalente la plus grande.

IV.5.3. Modèle de l'émetteur de l'agresseur

Contrairement à une victime qui se trouve dans un état stable, un agresseur effectue une transition. De ce fait, l'approximation de l'émetteur d'un agresseur par une résistance est plus loin de la réalité.

Nous avons vu que le modèle MCC permet de modéliser une branche d'une porte par un transistor équivalent. Dans le cas d'un agresseur, la grille de ce transistor équivalent subit une transition qui le rend conducteur. Le courant délivré par ce transistor permet alors de charger ou de décharger la capacité de sortie de la porte.




Fig.IV-19 : Remplacement d'un transistor par une résistance équivalente

Considérons la décharge d'une capacité à travers un transistor N. Le courant délivré par le transistor est une fonction de la tension de grille v_{gs} et de la tension de drain v_{ds} . Lorsque v_{gs}

subit une transition de 0 vers 1 et dépasse la tension V_b , dans un premier temps, le transistor passe du mode bloqué au mode saturé. Puis, le courant continue d'augmenter sous l'effet de l'augmentation de v_{gs} . Durant cette période, le courant est indépendant de v_{ds} qui commence à baisser. Or, on sait que le bruit injecté sur la victime est d'autant plus grand que le courant délivré par le transistor est grand. Autrement dit, une transition rapide de v_{gs} de 0 vers 1 produit un bruit plus important qu'une transition lente. Aussi, nous proposons de calculer la borne maximale du bruit provoqué par l'agresseur en considérant une transition instantanée de 0 vers 1 (un échelon).

Dans un deuxième temps, lorsque v_{ds} descend en deçà de la tension de saturation, le transistor est dans sa zone linéaire et le courant baisse avec v_{ds} jusqu'à ce que v_{ds} soit nulle.

L'expression de v_{ds} est obtenue en résolvant une équation différentielle de 1^{er} ordre : $i_{ds}(v_{ds}) + C v'_{ds} = 0$ et la condition initiale $v_{ds}(0) = V_{dd}$.

Les expressions du courant fournies par le modèle MCC permettent d'établir l'expression de $v_{ds}(t)$. En supposant une transition instantanée de v_{gs} , nous obtenons :

Pour $v_{ds} \geq V_{sat}$ (zone saturée), I_{ds} est indépendant de v_{ds} :

$$i_{ds}(v_{ds}) = I_{sat}$$

D'où pour $v_{ds} \geq V_{sat}$: $v_{ds}(t) = v_1(t) = -\frac{I_{sat}}{C}t + V_{dd}$

Puis dans la zone linéaire, pour $v_{ds} \leq V_{sat}$:

$$I_{ds}(v_{ds}) = \frac{I_{sat}}{V_{sat}} v_{ds}$$

D'où pour $v_{ds} \leq V_{sat}$: $v_{ds}(t) = v_2(t) = K e^{-\frac{t}{\tau}}$ avec $\tau = \frac{V_{sat}}{I_{sat}} C$ et $K = V_{sat} e^{\frac{V_{dd} - V_{sat}}{V_{sat}}}$

L'instant t_{sat} où v_{ds} atteint la tension de saturation V_{sat} est donné par :

$$t_{sat} = \frac{V_{dd} - V_{sat}}{I_{sat}} C$$

Ces expressions permettent d'établir la forme de la transition de v_{ds} (Fig.IV-20).




Fig.IV-20 : Décharge d'une capacité par un transistor N avec le modèle MCC

Toutefois, le bruit généré sur la victime, à travers la capacité de couplage, ne dépend pas de la valeur de la tension de l'agresseur mais plutôt de la variation de cette tension c'est à dire de $\frac{dv_{ds}}{dt}$.




Fig.IV-21 : Variation de la tension v_{ds} d'un transistor N avec le modèle MCC

Pour $0 \leq t < t_{sat}$:

$$\frac{dv_{ds}}{dt} = v'_1(t) = -\frac{I_{sat}}{C}$$

Pour $t_{sat} \leq t < +\infty$:

$$\frac{dv_{ds}}{dt} = v'_2(t) = -\frac{K}{\tau} e^{-\frac{t}{\tau}}$$

Ainsi, modéliser l'émetteur par une résistance consiste à approximer cette courbe (Fig.IV-21) par une exponentielle correspondant à la variation de la tension aux bornes d'une résistance. Soit R_{eq} , cette résistance, déchargeant la même capacité C (Fig.IV-19). La tension aux bornes de cette résistance est $v_{eq}(t)$ déterminée par l'équation différentielle $\frac{v_{eq}}{R_{eq}} + Cv'_{eq} = 0$ et la condition initiale $v_{eq}(0) = V_{dd}$.

$$\text{D'où} \quad v_{eq}(t) = V_{dd} e^{-\frac{t}{\tau_{eq}}} \quad \text{avec} \quad \tau_{eq} = R_{eq}C$$

D'où nous déterminons la variation de la tension aux bornes de R_{eq} , $v'_{eq}(t)$:

Pour $0 \leq t < +\infty$:

$$\frac{dv_{eq}}{dt} = -\frac{V_{dd}}{\tau_{eq}} e^{-\frac{t}{\tau_{eq}}}$$

Pour calculer la résistance équivalente au transistor, nous proposons de minimiser la surface entre les deux courbes sur l'intervalle $[0, +\infty]$ (Fig.IV-22).




Fig.IV-22 : Variation de la tension aux bornes d'un transistor N comparée à la variation de la tension aux bornes d'une résistance

Autrement dit, nous cherchons à minimiser :

$$\int_0^{t_{sat}} \left| \frac{I_{sat}}{C} - \frac{V_{dd}}{\tau_{eq}} e^{-\frac{t}{\tau_{eq}}} \right| dt + \int_{t_{sat}}^{+\infty} \left| \frac{K}{\tau} e^{-\frac{t}{\tau}} - \frac{V_{dd}}{\tau_{eq}} e^{-\frac{t}{\tau_{eq}}} \right| dt$$

Pour s'affranchir du calcul de la valeur absolue, nous portons la différence au carré.

Ainsi, nous cherchons à calculer la résistance équivalente R_{eq} qui minimise :

$$S(R_{eq}) = \int_0^{t_{sat}} \left(\frac{I_{sat}}{C} - \frac{V_{dd}}{\tau_{eq}} e^{-\frac{t}{\tau_{eq}}} \right)^2 dt + \int_{t_{sat}}^{+\infty} \left(\frac{K}{\tau} e^{-\frac{t}{\tau}} - \frac{V_{dd}}{\tau_{eq}} e^{-\frac{t}{\tau_{eq}}} \right)^2 dt$$

D'où

$$S(R_{eq}) = \frac{I_{sat}^2}{C^2} t_{sat} - 2 \frac{I_{sat} V_{dd}}{C} + \frac{V_{dd}^2}{2R_{eq}C} + e^{-\frac{t_{sat}}{R_{eq}C}} \left(2 \frac{I_{sat} V_{dd}}{C} - 2 \frac{V_{dd}}{\tau + R_{eq}C} e^{-\frac{t_{sat}}{\tau}} \right) + \frac{K^2}{2\tau} e^{-2\frac{t_{sat}}{\tau}}$$

Le minimum est obtenu lorsque la dérivée de S par rapport à R_{eq} est nulle :

$$\frac{dS(R_{eq})}{dR_{eq}} = -\frac{V_{dd}^2}{2R_{eq}^2C} + \frac{t_{sat}}{R_{eq}^2C} e^{-\frac{t_{sat}}{R_{eq}C}} \left(2 \frac{I_{sat} V_{dd}}{C} - 2 \frac{V_{dd}}{\tau + R_{eq}C} e^{-\frac{t_{sat}}{\tau}} \right) + e^{-\frac{t_{sat}}{R_{eq}C}} \left(2 \frac{V_{dd}}{(\tau + R_{eq}C)^2} e^{-\frac{t_{sat}}{\tau}} \right) = 0$$

Nous utilisons, une fois de plus, la méthode Newton-Rafson pour trouver une approximation de la solution de cette équation. Ainsi, nous obtenons une résistance équivalente à chaque branche de l'émetteur de l'agresseur.

Or, l'émetteur d'un agresseur comporte plusieurs branches. Le pic de bruit induit sur la victime est d'autant plus important que la résistance de l'agresseurs est petite. Nous choisirons donc, parmi les branches, celle qui fournit la résistance la plus petite pour modéliser l'agresseur.

IV.6. Conclusion.

Dans ce chapitre, nous avons détaillé notre méthode de calcul du bruit de diaphonie. Cette méthode repose sur une approximation des éléments actifs du circuit (les portes) par des résistances. Ainsi, tous les signaux du circuit voient leur émetteur remplacé par une résistance équivalente. Nous distinguons deux résistances pour chaque signal selon qu'il soit considéré comme une victime ou un agresseur. Les résistances sont calculées à partir d'une modélisation du courant délivré par un transistor (modèle MCC) et de façon à ce que le bruit calculé sur un signal soit le bruit maximal produit par la configuration d'agression.

Le calcul du bruit s'effectue en considérant une portion du circuit autour de la victime. Cette portion comporte, en plus de la victime, les signaux en couplage avec la victime (les agresseurs muets et les agresseurs actifs) et les victimes secondaires des agresseurs.

Dans un premier temps, les agresseurs muets et les victimes secondaires sont remplacés par des capacités équivalentes. Nous avons exposé une méthode pour calculer la capacité équivalente à une victime secondaire. La même méthode est utilisée pour approximer les agresseurs par une capacité équivalente. A l'issue de cette phase, le circuit se limite à la victime et à ses agresseurs actifs.

Dans un second temps, nous avons calculé une source de courant équivalente pour chacun des agresseurs actifs de la victime. Les caractéristiques de chaque source de courant sont calculées de manière à ce que celle-ci produise le même effet que l'agresseur qu'elle représente.

Finalement, toutes les sources de courant ont été mises en commun sur la victime afin de calculer leur effet cumulé. Nous avons obtenu ainsi le modèle du pic de bruit produit sur une victime par un ensemble d'agresseurs transitant en même temps et dans la même direction.

Par ailleurs, nous avons présenté un procédé d'agglomération des agresseurs actifs en un agresseur équivalent. Cependant, cette agglomération n'est possible que si les agresseurs agglomérés ont une constante de temps très proche. Ce procédé permet une accélération des calculs itératifs en réduisant le nombre d'agresseurs.

Chapitre V

V. Méthodes d'analyse statique du bruit

V.1. Introduction.....	74
V.2. Méthode maximaliste.....	74
V.3. Méthode basée sur l'analyse statique d'instabilité.....	75
V.4. Identification des configurations d'agression.....	79
V.5. Conclusion.	91

Le bruit sur un signal victime dépend de la transition des différents agresseurs lors du fonctionnement du circuit. Ainsi, la vérification du bon fonctionnement du circuit ne peut se faire qu'en identifiant la ou les configurations d'agression qui provoquent le bruit maximal sur une victime donnée.

Nous proposons, dans ce chapitre, deux méthodes d'identification des configurations d'agression maximale.

V.1. Introduction

Le premier point dans l'analyse de diaphonie est de disposer d'un modèle de calcul du pic permettant d'évaluer le bruit sur un signal victime particulier. Cependant, comme nous l'avons vu au chapitre précédent, ce modèle est basé sur une configuration d'agression où l'on distingue, pour une victime donnée, les agresseurs actifs des agresseurs muets.

Ainsi, pour disposer d'un outil d'analyse de diaphonie, il est indispensable d'associer au modèle de calcul de pic une méthode pour identifier les configurations d'agression. Cette méthode doit permettre de déterminer les agresseurs qui peuvent être actifs en même temps afin d'établir les configurations d'agression qui génèrent le bruit maximal sur la victime.

Bien évidemment, les configurations d'agression qui peuvent se produire sur une victime dépendent de l'activité de ses agresseurs. Or, la transition des signaux au cours du cycle à l'intérieur d'un circuit est une conséquence de l'état interne du circuit et des stimuli appliqués aux entrées. Ainsi, pour identifier les configurations d'agression, on peut imaginer recourir à une simulation logique classique. En même temps, il est évident que la simulation logique ne permet de couvrir qu'une infime partie de l'ensemble des configurations qui peuvent se produire dans un circuit. Par conséquent, il y a une très faible probabilité de rencontrer les configurations d'agression maximale grâce à une simulation logique.

De ce fait, à l'image d'une analyse de timing, les deux méthodes que nous proposons dans ce chapitre sont des méthodes statiques d'identification des configurations d'agression c'est-à-dire indépendantes des stimuli d'entrée et de l'état du circuit.

V.2. Méthode maximaliste

Cette méthode est la plus simple que l'on puisse imaginer pour le choix des agresseurs actifs d'un signal victime. Elle consiste à considérer, qu'à un instant donné, dans la période de fonctionnement du circuit, tous les agresseurs d'une victime commutent simultanément et dans la même direction. Dans cette configuration, il n'existe pas d'agresseurs muets et tous les

agresseurs sont considérés comme actifs. Cette méthode permet d'établir une borne supérieure pour le bruit généré sur la victime. En effet, dans cette méthode, on considère que tous les agresseurs contribuent à l'apport de courant sur la victime et aucun agresseur muet ne vient atténuer le pic de tension.

Bien sûr, pour la plupart des signaux victimes, cette configuration maximale est irréalisable. En fait, si l'on considère qu'une victime possède plusieurs centaines d'agresseurs, la probabilité que ces agresseurs puissent effectuer une transition simultanément est très faible. Par exemple, l'existence d'une dépendance fonctionnelle entre deux agresseurs pourrait rendre impossible la transition simultanée de ces deux agresseurs.

Bien que cette méthode surestime largement le bruit provoqué sur les victimes, elle pourrait être utilisée comme une étape préliminaire pour obtenir la borne maximale du bruit pour tous les signaux. Le concepteur peut alors exclure d'une analyse plus raffinée, mais plus coûteuse, tous les signaux qui ne présentent pas de risque de provoquer un dysfonctionnement dans le circuit.

V.3. Méthode basée sur l'analyse statique d'instabilité

Les circuits auxquels nous nous intéressons sont des circuits numériques synchrones mono-phases. Les éléments mémorisants de ces circuits sont des registres à échantillonnage sur front (montant ou descendant) d'horloge. Dans ce type de circuits, la valeur des registres est modifiée à la suite d'un front d'horloge. Puis, ces modifications se propagent dans le circuit au cours du cycle. Lors de cette propagation, les signaux subissent éventuellement des transitions. A la fin d'un cycle d'horloge, les signaux qui se trouvent à l'entrée des registres se stabilisent juste avant l'avènement du prochain front d'échantillonnage.

Ainsi, dans ce type de circuits, les signaux situés juste après les registres effectuent leur transition au début du cycle, puis, ils restent stables pendant le reste du cycle. Par contre, les signaux situés juste avant les registres ne se stabilisent que vers la fin du cycle. On peut imaginer que ces signaux sont stables au début du cycle puis, effectuent plusieurs transitions (aléas) avant de prendre une valeur définitive.

En fait, on peut modéliser le circuit comme un graphe orienté où les nœuds sont les portes et les arrêtes les signaux qui relient la sortie d'une porte à l'entrée de la porte suivante. Alors, la stabilité d'un signal à un instant donné dépend des chemins qui relient ce signal aux registres situés en amont du graphe.




Fig.V-1 : Circuit sous forme de graphe

Considérons un chemin dans le graphe du circuit qui relient un signal A à un registre dont il dépend. Le temps de propagation d'une transition du registre à travers ce chemin jusqu'à A détermine l'instant où le signal A peut subir une transition dans le cycle. Ce temps de propagation dépend du temps de propagation à travers chacun des nœuds du graphe sur le chemin considéré. Cependant, les nœuds du graphe sont des portes logiques. Selon le type de transition en entrée (montante ou descendante) et l'état des autres entrées de la porte, le temps de propagation à travers cette porte varie. Il n'y a donc pas un unique temps de propagation d'un registre à un signal et, de ce fait, pas un unique instant de transition du signal pour ce chemin. En réalité, il existe une incertitude sur l'instant de commutation d'un signal. Cette incertitude est due à des facteurs très divers tels que la configuration des entrées mais aussi la température, les variations du procédé de fabrication, etc. Cependant l'instant de commutation peut être borné. Ainsi, connaissant le délai de propagation minimal et maximal à travers une porte et l'intervalle durant lequel une entrée peut effectuer une transition, il est possible de calculer l'intervalle dans lequel la sortie peut commuter. Nous appelons cet intervalle, l'intervalle d'instabilité.

En outre, il existe aussi des chemins depuis les entrées primaires du circuit jusqu'aux signaux internes. L'instabilité des entrées primaires peut aussi être exprimée par un intervalle temporel.

Par ailleurs, les temps de propagation des différents chemins menant des registres ou des entrées primaires jusqu'à un signal peuvent être très divers. La transition d'un signal peut donc être située dans un ensemble d'intervalles d'instabilité. Chacun de ces intervalles dépend du temps de propagation d'un chemin du circuit vers le signal. Cependant, lorsque deux intervalles d'instabilité possèdent un recouvrement non nul, on peut considérer qu'il s'agit d'un unique intervalle d'instabilité résultant de l'union de ces deux intervalles.

Enfin, dans l'analyse du bruit de diaphonie, nous avons besoin de distinguer, pour chaque agresseur, les commutations montantes des commutations descendantes. Il faut donc séparer, pour chaque signal, les intervalles d'instabilité montante et les intervalles d'instabilité descendante.

Connaissant les intervalles d'instabilité de tous les signaux du circuit, il devient alors possible d'identifier les configurations d'agression.

Une configuration d'agression, pour un signal victime, est définie comme étant un sous-ensemble de ses agresseurs potentiels qui peuvent commuter en même temps. On distingue deux types de configurations d'agression. Une configuration d'agression montante (ascendante) est une configuration d'agression où l'ensemble des signaux qui composent la configuration d'agression peuvent effectuer une transition montante. Dans une configuration d'agression descendante, l'ensemble des signaux qui composent la configuration peuvent effectuer une transition descendante.

Considérons un signal v en couplage avec les signaux a_1, \dots, a_n . Considérons les configurations d'agression ascendante. Soient $M_{i_1}, \dots, M_{i_{k_i}}$, les intervalles d'instabilité montante d'un signal a_i . k_i est le nombre d'intervalles d'instabilité montante pour un signal a_i . On considère que deux agresseurs potentiels a_i et a_j de v peuvent commuter en même temps si et seulement si il existe une intersection non nulle entre les intervalles d'instabilité de a_i et a_j . Autrement dit si et seulement si :

$$\bigcup_{\substack{p_i \in \{1, \dots, k_i\} \\ p_j \in \{1, \dots, k_j\}}} (M_{i_{p_i}} \cap M_{j_{p_j}}) \neq \emptyset$$

Plus généralement, on considère que les agresseurs a_1, \dots, a_m peuvent commuter en même temps si et seulement si il existe $p_{i_1} \in \{1, \dots, k_{i_1}\}, p_{i_2} \in \{1, \dots, k_{i_2}\}, \dots, p_{i_m} \in \{1, \dots, k_{i_m}\}$ tels que :

$$\bigcap_{j=1}^m M_{i_j p_{i_j}} \neq \emptyset$$

Ainsi, en calculant les intersections des intervalles d'instabilité, on peut obtenir les configurations d'agression. On peut alors appliquer le modèle de calcul du pic de bruit pour chaque configuration. Cependant, un grand nombre de ces évaluations sont inutiles. En effet, si une configuration est incluse dans une autre, on peut assurer que le pic de bruit généré par la première est plus faible que le bruit provoqué par la seconde. On peut donc se contenter d'évaluer le bruit sur les configurations d'agression maximale.

Une configuration d'agression maximale est une configuration d'agression qui n'est incluse dans aucune autre configuration. Autrement dit, soient C_1, \dots, C_q les configurations d'agression du signal v . C_m est une configuration maximale de v si et seulement si $\nexists j \in \{1, \dots, q\}, j \neq m \mid C_m \subset C_j$.




Fig.V-2 : Intervalles d'instabilité des agresseurs

Pour aider à la compréhension de ces définitions, considérons l'exemple de la figure Fig.V-2. Cette figure illustre les intervalles d'instabilité montante et descendante des 6

agresseurs a_1, \dots, a_6 d'un signal v . Considérons uniquement les intervalles d'instabilité montante des agresseurs. De l'instant t_0 à t_1 , seul a_5 peut effectuer une transition. $\{a_5\}$ constitue donc une configuration d'agression. De t_1 à t_2 , les intervalles d'instabilité de a_5 et de a_6 ont un recouvrement non nul. On obtient donc deux nouvelles configurations $\{a_6\}$ et $\{a_5, a_6\}$. De l'instant t_2 à t_3 , a_3 , a_5 et a_6 peuvent commuter en même temps, d'où les nouvelles configurations $\{a_3\}$, $\{a_3, a_5\}$, $\{a_3, a_6\}$ et $\{a_3, a_5, a_6\}$ et ainsi de suite.

Le tableau Tab.V-1 donne la liste de toutes les configurations d'agression pour cet exemple. Les configurations C_8 , C_{11} et C_{12} sont les configurations d'agression maximale de l'exemple.

Configurations d'agression et configurations d'agression maximale (en gras)			
$C_1 = \{a_1\}$	$C_2 = \{a_2\}$	$C_3 = \{a_3\}$	$C_4 = \{a_4\}$
$C_5 = \{a_5\}$	$C_6 = \{a_6\}$	$C_7 = \{a_5, a_6\}$	$C_8 = \{a_3, a_5, a_6\}$
$C_9 = \{a_3, a_5\}$	$C_{10} = \{a_3, a_6\}$	$C_{11} = \{a_1, a_3\}$	$C_{12} = \{a_2, a_4\}$

Tab.V-1 : Configurations d'agression de l'exemple Fig.V-2

V.4. Identification des configurations d'agression

V.4.1. Analyse d'instabilité statique

Le calcul des intervalles d'instabilité des signaux peut être coûteux s'il est effectué de manière directe. En effet, les intervalles d'instabilité d'un signal dépendent des intervalles d'instabilité de ses entrées qui, à leur tour, dépendent des signaux plus en amont.

Une première méthode pour obtenir ces intervalles consiste à parcourir le graphe du circuit de manière récursive en partant des sorties. Il s'agit donc de mettre au point une fonction récursive où chaque appel de la fonction permet de calculer les intervalles d'instabilité d'un signal à partir des intervalles de ses entrées si ceux-ci sont disponibles.

Même si la mise en œuvre de cette technique peut paraître simple, nous pensons qu'elle ne permettra pas d'obtenir les performances souhaitées pour un outil d'évaluation de diaphonie.

D'un côté, des appels récursifs à une fonction peuvent être très coûteux en mémoire et en temps d'exécution. En effet, effectuer des appels récursifs pour calculer les intervalles d'instabilité consiste à reconstruire, sur la pile, les différents chemins qui relient un signal aux entrées du graphe. D'un autre côté, le calcul même des intervalles d'instabilité d'une sortie, en fonction de ses entrées, n'est pas trivial dès lors que l'on souhaite représenter par un intervalle unique deux intervalles qui ont un recouvrement non nul. Il est donc nécessaire de développer une autre technique plus efficace pour obtenir ces intervalles d'instabilité.

Au lieu de réaliser un parcours récursif en arrière dans le graphe, nous proposons d'effectuer une propagation en partant des entrées du graphe. Cette propagation a l'avantage de remplacer les appels récursifs par un appel itératif moins coûteux en mémoire et en temps d'exécution puisque la pile des fonctions n'est pas sollicitée. Différentes méthodes peuvent être envisagées pour réaliser cette propagation.

Un des algorithmes les plus efficaces pour propager des informations est l'algorithme de simulation événementielle. Cependant, cet algorithme a été mis au point, à l'origine, pour la propagation de valeurs logiques représentant l'état d'un signal. Il faut donc modifier largement cet algorithme si l'on souhaite l'utiliser pour l'adapter au problème du calcul des intervalles d'instabilité.

V.4.2. Analyse d'instabilité statique par simulation événementielle

V.4.2.1. Simulation logique événementielle

L'algorithme de propagation événementielle est largement utilisé dans la simulation logique. Avant de détailler l'adaptation de cet algorithme au problème de calcul des intervalles d'instabilité, nous exposons, dans cette section, un aperçu de cet algorithme tel qu'il est utilisé dans la simulation logique.

Comme nous l'avons vu, un circuit numérique synchrone peut être représenté par un graphe. Dans le cas de la simulation logique, les nœuds de ce graphe sont des processus qui

permettent de calculer la valeur du signal (ou éventuellement des signaux) de sortie du processus en fonction des entrées du processus. La simulation logique consiste à calculer la valeur des différents signaux qui composent le circuit au cours du temps.

Pour obtenir ces valeurs, il faut évaluer les processus du graphe. L'algorithme de simulation événementielle permet de minimiser le nombre d'évaluations. Il est basé sur un principe simple : il n'est pas nécessaire d'évaluer un processus si la valeur de ses entrées n'a pas été modifiée. Ainsi, à un instant donné, un processus est évalué si un événement a été détecté sur au moins une de ses entrées.

L'algorithme de simulation se décompose en deux phases : Exécution et Mise à jour. Dans la phase d'Exécution, les processus qui ont subi un changement sur au moins une de leurs entrées sont évalués. L'évaluation d'un processus produit une transaction. Une transaction est un triplet : (S, V, D) . S est l'identificateur du signal de sortie du processus. V est la valeur obtenue par l'évaluation du processus et D est la date à laquelle cette valeur doit être imposée au signal S . En effet, dans la simulation logique, chaque processus peut avoir une latence L (ou temps de propagation). Ainsi, une modification sur une entrée de ce processus à l'instant t_0 n'impactera la valeur de la sortie S qu'à l'instant t_0+L . Les transactions produites par l'évaluation des processus sont enregistrées dans un échéancier. Un échéancier est une mémoire où les transactions sont enregistrées dans l'ordre de leur date. La phase d'Exécution se termine lorsque tous les processus ont été évalués.

Dans la phase de Mise à jour, on commence par avancer la date de simulation à la date de la transaction la plus proche enregistrée dans l'échéancier. Puis, on extrait de l'échéancier toutes les transactions enregistrées à cette date. Alors, on procède à la mise à jour de la valeur des signaux. Pour chaque transaction (S, V, D) , la valeur V est imposée au signal S . Si cette valeur est différente de l'ancienne valeur de S , on dit que S a subi une modification ou un événement. Dans ce cas, on identifie les processus du graphe dont S constitue une entrée. Ces processus doivent être réévalués au cours de la phase d'Exécution suivante. La phase de Mise à jour se termine lorsque toutes les transactions extraites de l'échéancier ont été traitées. Alors, une nouvelle phase d'Exécution peut démarrer. Ainsi, l'algorithme de simulation se déroule comme une boucle entre la phase de Mise à jour et la phase d'Exécution.

Enfin, la simulation s'arrête dès qu'il n'y a plus de transactions dans l'échéancier.

La figure Fig.V-3 montre l'algorithme de simulation événementielle.




Fig.V-3 : Algorithme de simulation événementielle

V.4.2.2. Adaptation de l'algorithme de simulation événementielle à l'analyse d'instabilité

Dans l'analyse d'instabilité, nous cherchons à calculer les intervalles d'instabilité de tous les signaux. Comme pour la simulation logique nous envisageons de propager une information à travers un graphe. Cependant l'intervalle d'instabilité n'est pas une simple information. En effet, l'algorithme événementiel ne permet de propager que des informations instantanées. Aussi, pour entrer dans le cadre événementiel, nous proposons de définir un intervalle comme

la période comprise entre deux événements instantanés : l'événement d'ouverture ou de début d'intervalle et l'événement de fermeture ou de fin d'intervalle. Ainsi, l'adaptation de l'algorithme de simulation événementielle au problème de calcul des intervalles d'instabilité consiste à propager les informations de début et de fin d'intervalle à travers les portes qui constituent le graphe du circuit. Par ailleurs, la distinction entre un intervalle d'instabilité montante et un intervalle d'instabilité descendante nous conduit à considérer quatre types d'événements : début d'intervalle montant (d_u), fin d'intervalle descendant (f_u), début d'intervalle descendant (d_d) et fin d'intervalle descendant (f_d). Par exemple, dans le cas d'un inverseur (Fig.V-4), un début d'intervalle d'instabilité sur l'entrée va provoquer un début d'instabilité de la sortie après un certain délai. Ce délai est le temps de propagation à travers l'inverseur. Comme il existe plusieurs délais pour une porte, la transition de la sortie peut s'effectuer au plus tôt après le délai minimal de la porte. Par contre, la fin d'instabilité sur la sortie dépend de la fin d'instabilité de l'entrée. Elle se produit après un délai qui, cette fois, correspond au temps de propagation maximal à travers l'inverseur.





Fig.V-4 : Propagation de l'instabilité à travers un inverseur

Considérons maintenant une porte NAND à 2 entrées i_0 et i_1 .



Le schéma Fig.V-5 montre les intervalles d'instabilité montante de i_0 et i_1 et les intervalles d'instabilité descendante de s .




Fig.V-5 : Recouvrement des intervalles d'instabilité

L'événement de début d'instabilité de i_0 (d_0) provoque le début d'instabilité (d_{0s}) de la sortie s à l'instant t_4 . Puis, le début d'instabilité de i_1 (d_1) provoque de nouveau l'ouverture d'un intervalle d'instabilité (d_{1s}) sur la sortie à l'instant t_5 . Or, à cet instant s est déjà considéré comme instable. La transition d_{1s} ne change donc pas l'état de s et ne représente pas un événement. La fin d'intervalle d'instabilité f_{0s} à l'instant t_6 sur s , causée par la fin d'instabilité f_0 de i_0 , ne peut pas signifier que s redevient stable puisque i_1 est encore susceptible de faire changer s . Là aussi, f_{0s} n'est pas un événement. C'est seulement à l'instant t_7 quand le signal s voit la fermeture de l'intervalle d'instabilité provoqué par i_1 que s devient effectivement stable et qu'un événement fin d'intervalle apparaît. Du point de vu de s , l'instabilité de i_0 et de i_1 produit un seul intervalle d'instabilité qui s'étend de t_4 à t_7 et qui provient de l'union des deux intervalles d'instabilité provoqués par i_0 et i_1 .

Les deux exemples que nous venons de détailler permettent de mieux comprendre comment l'algorithme événementiel peut être utilisé pour le calcul des intervalles d'instabilité.

En fait, l'adaptation de l'algorithme événementiel à un problème particulier passe par la définition de 3 points :

- la valeur associée à un signal : Il s'agit de définir l'ensemble des valeurs qu'un signal peut prendre au cours de la simulation

- la notion d'événement : Il s'agit de définir dans quelles situations on considère qu'une valeur imposée à un signal constitue un événement et donc doit provoquer la réévaluation des processus qui dépendent de ce signal.
- la fonction d'évaluation : Il s'agit de définir la fonction qui permet de calculer la valeur d'un signal en sortie d'un processus en fonction de la valeur des entrées de ce processus.

Dans le cadre du calcul d'intervalles d'instabilité, nous utilisons les définitions suivantes pour ces 3 points :

- Pour un signal s , nous définissons sa valeur comme deux entiers naturels $V_{up}(s)$ et $V_{down}(s)$. $V_{up}(s)$ indique l'état de s vis à vis d'une instabilité montante. $V_{down}(s)$ indique l'état de s vis à vis d'une instabilité descendante. Lorsque $V_{up}(s)$ vaut 0 à un instant donné, cela signifie que s ne peut pas subir de transition montante à cet instant. Une valeur non nulle indique que s est dans un intervalle d'instabilité et peut subir une transition montante. De même, une valeur 0 pour $V_{down}(s)$ signifie que s ne peut pas subir de transition descendante et une valeur non nulle, que s peut transiter de 0 vers 1 à cet instant.

- Nous définissons quatre types d'événements. Le passage de 0 à une valeur non nulle pour $V_{up}(s)$ indique un événement d'ouverture d'intervalle d'instabilité montante. Le passage d'une valeur non nulle à 0 pour $V_{up}(s)$ indique un événement de fermeture d'instabilité montante. En parallèle, le passage de 0 à une valeur non nulle pour $V_{down}(s)$ indique un événement d'ouverture d'intervalle d'instabilité descendante et le passage d'une valeur non nulle à 0 pour $V_{down}(s)$ indique un événement de fermeture d'instabilité descendante.

- La fonction d'évaluation permet de propager les événements de début et de fin d'intervalles d'instabilité des entrées à la sortie du processus. Un événement d'ouverture d'intervalle d'instabilité sur une entrée provoque potentiellement l'incrémement de V_{up} et de V_{down} . De même, un événement de fermeture d'intervalle d'instabilité provoque potentiellement la décrémentation de V_{up} et de V_{down} . En fait, suivant la fonction booléenne réalisée par le circuit, une transition montante sur une entrée est susceptible de provoquer une transition montante et/ou descendante sur la sortie. Cette transition aura lieu au plus tôt au bout du délai de propagation minimal entre cette entrée et la sortie. L'évaluation d'une porte à

la suite d'un événement d'ouverture d'instabilité montante produit donc, suivant la fonctionnalité de la porte, une transaction consistant à incrémenter V_{up} au bout du délai de propagation minimal et/ou à incrémenter V_{down} au bout du délai de propagation minimal. De même, l'évaluation d'une porte à la suite d'un événement de fermeture d'instabilité montante produit, suivant la fonctionnalité de la porte, une transaction consistant à décrémenter V_{up} au bout du délai de propagation minimal et/ou de décrémenter V_{down} au bout du délai de propagation minimal. Ainsi, la valeur associée à une transaction est une action d'incrémenter ou de décrémenter de V_{up} ou de V_{down} .

V.4.2.3. Le déroulement de la simulation d'intervalles d'instabilité

Notre simulation s'effectue sur une netlist de portes. Pour chaque couple (entrée, sortie) d'une porte, nous disposons potentiellement de 8 délais. Ces délais correspondent, en fait, à un délai de propagation minimal et à un délai de propagation maximal pour chacune des quatre configurations de transitions possibles : transaction montante pour l'entrée, descendante pour la sortie ($TPHL_{min}$ et $TPHL_{max}$), transaction montante pour l'entrée, montante pour la sortie ($TPHH_{min}$ et $TPHH_{max}$), transaction descendante pour l'entrée, descendante pour la sortie ($TPLL_{min}$ et $TPLL_{max}$) et transaction descendante pour l'entrée, montante pour la sortie ($TPLH_{min}$ et $TPLH_{max}$). Ces délais sont calculés par un outil d'analyse de timing nommé TAS (Timing Analyser on Slope) [Dio96] qui met en œuvre le modèle MCC que nous avons décrit au chapitre IV.

A l'initialisation, l'échéancier contient les transactions d'ouverture et de fermeture d'intervalles d'instabilité pour les entrées primaires du circuit.

La simulation commence à l'instant $t_c=0$ où les registres subissent un front d'horloge (événement d'ouverture d'intervalle d'instabilité de l'horloge). Cet événement provoque l'évaluation de tous les registres qui provoque l'ajout, dans l'échéancier, de transactions d'ouverture d'intervalles d'instabilité montante et descendante. En effet, à la suite d'un front d'horloge, la valeur à la sortie d'un registre peut aussi bien subir une transition descendante que montante. Puis, le simulateur passe à la phase de Mise à jour. La date courante du simulateur est augmentée. Vraisemblablement, dans cette phase, on extrait de l'échéancier la transaction qui

indique la fin de l'intervalle d'instabilité de l'horloge. L'intervalle d'instabilité de l'horloge a une durée égale au skew de l'horloge. Cet événement provoque une fois de plus l'évaluation des registres qui postent, dans l'échéancier, les transactions de fin d'intervalle d'instabilité. Puis, la simulation se déroule en propageant les événements d'ouverture et de fermeture d'intervalle d'instabilité des signaux à travers la partie combinatoire du circuit.

Dans une phase d'Exécution, toutes les portes dépendant des signaux ayant subi des événements d'ouverture d'intervalle à la date courante sont exécutées. Si l'entrée E d'une porte a subi un événement, pour tous les délais possibles entre cette entrée et la sortie, une transaction est injectée dans l'échéancier. Si l'événement est un événement d'ouverture d'intervalle d'instabilité montante et s'il existe des délais TPHH entre E et S , une transaction indiquant l'incrémement de V_{up} est postée pour S à la date $t_c + TPHH_{min}(E, S)$. S'il existe un délai TPHL entre E et S , une transaction indiquant l'incrémement de V_{down} est postée pour S à la date $t_c + TPHL_{min}(E, S)$. Si l'événement est un événement de fermeture d'intervalle d'instabilité montante et s'il existe des délais TPHH entre E et S , une transaction indiquant la décrémement de V_{up} est postée pour S à la date $t_c + TPHH_{max}(E, S)$. S'il existe des délais TPHL entre E et S , une transaction indiquant la décrémement de V_{down} est postée pour S à la date $t_c + TPHL_{max}(E, S)$. La procédure est la même si E subit un début ou une fin d'intervalle d'instabilité descendante. Dans ce cas, les délais TPLL et TPLH sont utilisés.

Une fois tous les processus exécutés, la date de la simulation avance à la date de la prochaine transaction dans l'échéancier. Toutes les transactions à cette date sont extraites de l'échéancier. La sortie de tous les processus visés par ces transactions est mise à jour. Cette mise à jour consiste à incrémenter ou décrémenter la valeur de V_{up} ou de V_{down} suivant l'indication contenue dans la transaction. Si la mise à jour d'un signal provoque un événement, c'est à dire le passage de l'état stable à l'état instable ou inversement, alors toutes les portes qui dépendent de ce signal sont identifiées pour être réévaluées dans la phase d'Exécution suivante.




Fig.V-6 : Utilisation de V_{up} et V_{down} pour le calcul des intervalles

L'exemple de la figure Fig.V-6 montre la propagation des débuts et des fins d'intervalle d'une porte à deux entrées ainsi que l'évolution de la valeur des signaux et du moment de la détection des événements.

V.4.3. Calcul des configurations d'agression et identification des configurations d'agression maximale


A la fin de l'analyse d'instabilité, la connaissance des intervalles d'instabilité des signaux n'a pas un intérêt réel. Notre objectif est de connaître, pour chaque victime, les configurations d'agression maximale. On peut imaginer d'identifier les configurations d'agression maximale, à partir des intervalles d'instabilité à l'issue de la session de simulation. Toutefois, la mise en

œuvre de cette solution revient à conserver tous les intervalles d'instabilité de tous les signaux. Or, cette conservation peut poser un problème de consommation mémoire. Une autre technique plus efficace doit donc être envisagée pour identifier les configurations d'agression.

Une façon d'éviter la conservation des intervalles d'instabilité est de calculer les configurations d'agression à la volée. Ainsi, nous proposons d'inclure la détection des configurations d'agression dans l'algorithme événementiel.

Une configuration d'agression est détectée sur un signal victime en fonction des intervalles d'instabilité de ses agresseurs. Chaque événement d'ouverture d'intervalle d'instabilité sur un signal agresseur A représente la création d'une nouvelle configuration d'agression pour tous les signaux victimes qui ont un couplage capacitif avec le signal A . Identifier cette nouvelle configuration et déterminer s'il s'agit d'une configuration d'agression maximale passe par l'exécution d'une certaine fonction. De ce fait, si nous cherchons à calculer les configurations d'agression à l'intérieur de l'algorithme événementiel, il faut, pour chaque signal victime, exécuter une fonction d'évaluation chaque fois d'un événement se présente sur un de ses agresseurs.

Nous proposons donc d'enrichir le graphe du circuit qui représente les dépendances fonctionnelles entre les signaux, avec les dépendances liées aux couplages diaphoniques. Ces dépendances diaphoniques permettent d'identifier les victimes d'un agresseur et d'activer, dans la phase d'Exécution, une certaine fonction d'évaluation chaque fois qu'un agresseur dont dépend le signal victime subit un événement.



Il nous reste à définir les 3 points qui caractérisent l'algorithme événementiel, à savoir, la valeur, la notion d'événement et la fonction d'évaluation pour un signal victime.

- A un signal victime, nous associons 4 valeurs :
 - 2 configurations d'agression courantes :
 - cc_{up} : configuration d'agression ascendante courante
 - cc_{down} : configuration d'agression descendante courante
 - 2 ensembles de configurations d'agression maximale :
 - CM_{up} : ensemble de configurations d'agression ascendante maximale
 - CM_{down} : ensemble de configurations d'agression descendante maximale

Nous rappelons qu'une configuration d'agression a été définie, pour une victime, comme un sous-ensemble de ses agresseurs.

- Aucun événement n'est créé à partir de ces valeurs associées aux victimes.
- La fonction d'évaluation d'une victime, quant à elle, consiste à identifier ses configurations d'agression maximale. Considérons une victime V et un de ses agresseurs, A . Un événement d'ouverture d'intervalle d'instabilité sur A constitue une nouvelle configuration d'agression pour V . Ainsi, l'exécution de la fonction d'évaluation de V , à la suite d'un

événement d'ouverture d'instabilité montante sur A , provoque l'ajout de A dans la configuration d'agression ascendante courante de V . De même, un événement d'ouverture d'instabilité descendante sur A provoque l'ajout de A dans cc_{down} .

Un événement de fermeture d'intervalle d'instabilité provoque, à l'inverse, la suppression de l'agresseur de la configuration d'agression courante. Cet événement est aussi l'occasion d'examiner si la configuration d'agression courante est une configuration d'agression maximale ou non. Comme nous l'avons vu, cet examen consiste à vérifier s'il existe une configuration maximale qui contient la configuration courante. Si aucune configuration maximale contenant la configuration courante n'a pu être trouvée alors cette dernière est une configuration maximale et doit être ajoutée à CM. Si la configuration courante est une configuration maximale alors d'autres configurations appartenant à CM peuvent éventuellement être incluses dans celle-ci. Dans ce cas, elles doivent être supprimées de la CM.

Cette fonction d'évaluation d'une victime ne crée pas de transactions dans l'échéancier.

L'extension de l'algorithme événementiel, telle que nous venons de la décrire permet d'obtenir, à l'issue de la session de simulation, l'ensemble des configurations d'agression maximale de chaque signal. Il reste alors à appliquer, pour chacune de ces configurations, le modèle de calcul du pic présenté au chapitre IV. Le pic maximal produit sur chaque victime sera retenue comme la valeur définitive du pic de bruit pour ce signal.

V.5. Conclusion.

Nous avons proposé, dans ce chapitre, deux méthodes d'identification des configurations d'agression.

La première méthode est dite maximaliste et consiste à considérer tous les agresseurs d'un signal comme des agresseurs actifs. La valeur de pic obtenue par cette méthode peut être très éloignée de la réalité cependant, elle permet d'établir la borne maximale que le pic peut atteindre. Ainsi, l'utilisation de cette méthode simple permet d'éliminer rapidement un grand

nombre de signaux qui ne présentent pas un pic élevé et ne risquent pas de compromettre le fonctionnement du circuit.

La seconde méthode prend en compte les informations temporelles et le comportement réel des portes qui composent le circuit. Elle consiste à identifier, pour chaque signal, les agresseurs qui peuvent effectuer leur transition simultanément. Elle est basée sur le calcul des intervalles d'instabilité. Ces intervalles sont obtenus par une simulation événementielle. Nous avons présenté une adaptation de l'algorithme événementiel au problème de calcul des intervalles d'instabilité ainsi que l'extension de cet algorithme afin d'obtenir à la fin de la simulation, pour chaque victime, les configurations d'agression maximale.

Chapitre VI

VI. Mise en œuvre et résultats

VI.1. Introduction	94
VI.2. CRISE : un outil d'évaluation de bruit de diaphonie.....	94
VI.2.1. Contexte d'utilisation	94
VI.2.2. L'abstraction fonctionnelle	97
VI.2.3. L'analyse temporelle.....	98
VI.2.4. Construction de la structure de données	99
VI.2.5. L'identification des configurations d'agression	101
VI.2.6. Le calcul des pics de bruit.....	102
VI.3. Résultats	102
VI.3.1. Introduction.....	102
VI.3.2. Plate-forme d'expérimentation	103
VI.3.3. Modèle de calcul du bruit.....	105
VI.3.4. Méthodes d'analyse statique	111
VI.3.5. Performance du logiciel prototype	119
VI.4. Conclusion.	126

Dans ce chapitre, nous présentons les résultats obtenus par la mise en œuvre des méthodes décrites aux chapitres IV et V. Dans une première partie, nous détaillons l'architecture d'un prototype logiciel développé pour démontrer la faisabilité de ces méthodes. Dans une seconde partie, nous analysons les performances de l'outil sur des circuits réels. Cette analyse dépeint les performances du point de vue de la rapidité, de la précision, de la pertinence des choix effectués.

VI.1. Introduction

Nous avons décrit dans les chapitres précédents un modèle de calcul du bruit ainsi que des méthodes d'identification des configurations d'agression maximale. Dans ce chapitre, nous détaillons le fonctionnement d'un logiciel prototype que nous avons développé et qui met en œuvre le modèle et les méthodes exposées aux chapitres IV et V. Puis, nous exposons les résultats obtenus par l'application de cet outil d'évaluation de bruit à une série de circuits de taille différente.

Dans ces expériences, nous désirons vérifier la validité de nos approximations dans le modèle de calcul du bruit. De même, nous cherchons à déterminer l'intérêt de la méthode basée sur les intervalles d'instabilité par rapport à la méthode maximaliste.

VI.2. CRISE : un outil d'évaluation de bruit de diaphonie

VI.2.1. Contexte d'utilisation




Fig.VI-1 : Point d'entrée et de sortie de CRISE

Notre outil d'analyse de bruit utilise les informations extraites de la vue physique. Cette opération est réalisée par un extracteur [Gen95] qui permet de récupérer, sous forme d'une netlist de transistors au format SPICE [Ana96], toutes les informations nécessaires à l'analyse de bruit. Cette netlist contient aussi bien les éléments actifs du circuit (les transistors) que les capacités à la masse et les capacités de couplage.

Cette netlist constitue le point d'entrée de notre outil qui, après avoir évalué le pic de bruit sur chacun des signaux du circuit, produit une liste ordonnée des signaux suivant le pic de bruit subi par le signal. Ce traitement nécessite un certain nombre d'étapes que nous détaillons dans cette section.

La figure Fig.VI-2 montre les différentes étapes qui composent l'outil d'évaluation du bruit de diaphonie CRISE. Sur ce schéma, les rectangles représentent les structures de données et les rectangles arrondis les étapes de traitement.




Fig.VI-2 : Architecture logicielle de l'outil CRISE

Dans un premier temps, en partant de la netlist extraite, nous créons deux fichiers. Le premier contient toutes les capacités de couplages, le second contient une netlist classique des transistors et des capacités à la masse dépouillée des éléments parasites.

Les étapes préliminaires du traitement sont effectuées sur la netlist de transistors. Le fichier contenant les capacités de couplages intervient à la fin lors de la détermination des configurations d'agression maximale et du calcul des pics de bruit.

VI.2.2. L'abstraction fonctionnelle

Tous les outils de vérification « post-layout » utilisent comme point d'entrée une netlist de transistors. Toutefois, une telle netlist est souvent mal adaptée au traitement réalisé par les outils de vérification. En effet, une netlist de transistors contient une quantité d'information très importante, le plus souvent inutile au traitement. De plus, dans une netlist de transistors, il est extrêmement difficile d'identifier le sens de propagation de l'information (au sens de la simulation symbolique).

L'objectif d'un outil d'abstraction fonctionnelle est de ramener une netlist de transistors à une netlist de portes. Il permet de reconstruire les portes et de connaître leur fonction logique en identifiant les structures en transistors qui les composent.

L'abstraction fonctionnelle est réalisée par l'outil YAGLE [Les99], qui est une évolution de l'outil DESB [Lau94] également développé au laboratoire LIP6.

Contrairement à d'autres outils d'abstraction qui se basent sur une bibliothèque de portes prédéfinies et qui procèdent par reconnaissance de formes, YAGLE reconstruit les portes par une méthode d'analyse formelle.

Le point de départ est une grille de transistor ou un connecteur de sortie. Ceux-ci constituent la sortie des portes appelées cônes dans YAGLE. A partir d'un signal qui contrôle la grille d'un transistor ou d'un connecteur de sortie, YAGLE reconstruit le cône en identifiant les

branches qui le relie à une alimentation (V_{dd} ou V_{ss}). Une branche est un ensemble de transistors montés en série.

En sortie, YAGLE génère une structure de données appelée CNS (Cone Netlist Structure). Cette structure représente les cônes qui constituent le circuit. A chaque cône est associé sa fonction booléenne déduite de l'ensemble des branches qui constituent le cône. De même, à partir d'un cône, il est possible d'accéder aux branches qui le composent et aux transistors qui constituent chaque branche. A partir de chaque cône, on peut également retrouver les cônes dont il dépend (dépendances arrières) et les cônes dont au moins une entrée est reliée à la sortie de celui-ci (dépendances avant). Ainsi, la structure CNS représente un graphe où les nœuds sont les cônes et les arcs les signaux.




Fig.VI-3 : Exemple de circuit désassemblé

La figure Fig.VI-3 présente un circuit contenant deux cônes : un inverseur et un NAND2. Le cône C contient deux branches : l'une menant vers V_{ss} et l'autre vers V_{dd} . Chacune de ces branches contient un transistor. Le cône D comporte 3 branches. Deux branches vers V_{dd} contenant un transistor chacune et une branche menant vers V_{ss} contenant 2 transistors.

VI.2.3. L'analyse temporelle

L'objectif de cette analyse temporelle est de déterminer, pour chaque cône du circuit, les temps de propagation à travers celui-ci. Comme nous l'avons vu au chapitre V, pour chaque cône il existe plusieurs délais. Pour chaque couple entrée-sortie d'un cône, l'outil d'analyse

temporelle associe 8 délais : 4 délais de propagation minimaux et 4 délais maximaux. Chaque ensemble de 4 délais correspond aux 4 configurations qui peuvent se produire dans un cône :

- transition montante de l'entrée – transition descendante de la sortie
- transition montante de l'entrée – transition montante de la sortie
- transition descendante de l'entrée – transition descendante de la sortie
- transition descendante de l'entrée – transition montante de la sortie

Pour réaliser cette analyse temporelle, nous faisons appel à l'outil TAS [Dio96] développé au laboratoire LIP6. Il opère directement sur la netlist de cônes générée par l'abstraction fonctionnelle en enrichissant celle-ci des informations temporelles. Cet outil utilise le modèle MCC dont nous avons donné un aperçu au chapitre IV.

VI.2.4. Construction de la structure de données

La structure de donnée utilise la netlist de cônes enrichie des délais fournie par l'analyse temporelle. De ce fait, la structure de données (CNSG) représente le circuit au niveau portes logiques auxquelles sont associés leurs temps de propagations.

Afin de rendre cette structure de données compacte, les informations communes aux portes, leur modèle, sont factorisées. Ainsi, nous retrouvons dans la structure de données, des instances de portes auxquelles sont assignés le modèle de leur porte.

Par ailleurs, les capacités de couplage préalablement mises de côté dans un autre fichier sont utilisées pour compléter la structure de données en y incorporant les couplages entre les signaux en sortie de portes.

La figure Fig.VI-4 présente l'organisation de la structure de données.




Fig.VI-4 : Structure de données

La structure de données est composée de 3 éléments principaux qui sont les *connecteurs*, les *instances* et les *modèles* de portes. Ces 3 éléments sont regroupés en un circuit qui représente un circuit à plat au niveau porte.

Les *connecteurs* permettent de connaître les instances de portes reliées aux connecteurs physiques du circuit. La présence des connecteurs est liée au besoin de connaître les entrées d'un circuit afin d'initier notre simulation événementielle.

Les *instances* de portes sont liées au modèle qui leur correspond. Les « *dépendances arrière* » indiquent les signaux agissant sur l'instance et les « *dépendances avant* », les portes qui sont influencées par le signal en sortie.

Les *modèles* contiennent les informations communes aux portes d'un même type. Leur *structure en transistors* est accessible. De plus, des *paramètres* y sont attachés afin de pouvoir les personnaliser en fonction de chaque instance. Le nombre de ces paramètres est très réduit du fait de l'utilisation généralisée des cellules standards. La fonction logique (*comportement*) de ces modèles est aussi présente.

Les « *parasites* » sont les couplages capacitifs entre un signal et ses agresseurs.

Le détail de la structure de données est fourni en Annexe 2.

Par ailleurs, la structure de données peut être construite à partir d'une description hiérarchique du circuit. Dans ce cas, les fichiers décrivant le circuit sont une netlist SPICE décrivant l'interconnexion des différents blocs accompagné d'un fichier contenant des capacités de couplage pour les signaux interconnectant les différents blocs et, pour chaque bloc du circuit, une netlist de transistors.




Fig.VI-5 : Construction hiérarchique

Dans un premier temps, une structure de données CNSG est construite pour chacun des blocs. Puis, toutes ces structures sont mises à plat dans une structure globale. Pour cela, la netlist d'interconnexion de blocs est utilisée pour mettre à plat le réseau d'interconnexion fonctionnelle. Enfin, les capacités au niveau de l'interconnexion des blocs sont rajoutées à la structure de données.

VI.2.5. L'identification des configurations d'agression

Comme nous l'avons vu au chapitre V, une étape importante dans l'évaluation du bruit de diaphonie est la détermination des configurations d'agression maximale. Cette identification passe par une étape de simulation symbolique au cours de laquelle les intervalles d'instabilité sont propagés à travers le circuit. L'identification des configurations d'agression s'effectue au même moment sur les signaux victimes.

Ainsi, à l'issue de cette étape on obtient pour chaque signal une liste des configurations d'agression maximales. Cette liste est directement représentée en mémoire sous forme d'une structure de données associée à chaque signal.

VI.2.6. Le calcul des pics de bruit

La dernière étape du traitement consiste à calculer le pic de bruit maximal pour chaque signal. En appliquant le modèle de calcul de pic vu au chapitre IV à chacune des configurations d'agression maximale d'un signal victime, nous obtenons un ensemble de valeurs de pic. Parmi ces valeurs, nous retiendrons le pic maximal et la configuration d'agression qui permet de générer ce pic. Ces deux informations sont écrites dans un fichier qui constitue la sortie de l'outil CRISE.

VI.3. Résultats

VI.3.1. Introduction

Dans les chapitres précédents, nous avons présenté les différentes composantes de notre méthode d'évaluation du bruit dû à la diaphonie. Ces composantes comportent les éléments suivants :

- un modèle d'évaluation du bruit sur un signal.
- une méthode d'identification des configurations d'agressions maximales.
- une structure de données adaptée à l'analyse de diaphonie.

Nous présentons, dans cette section, les résultats expérimentaux concernant chacune de ces composantes. Ces résultats ont été obtenus grâce au logiciel prototype CRISE que nous venons de décrire.

Dans un premier temps, nous détaillons la plate-forme d'expérimentation ainsi que les circuits utilisés pour cette évaluation. Puis, nous nous intéressons à la précision du modèle de calcul du pic exposé au chapitre IV. Une troisième section est consacrée à l'évaluation de la méthode d'identification des configurations d'agression. Enfin, nous présentons les performances de CRISE.

VI.3.2. Plate-forme d'expérimentation

Les résultats exposés dans ce chapitre ont été obtenus à partir des tests effectués sur un ordinateur de type « Enterprise 420 » composé de 4 processeurs UltraSPARC-II à 450MHz partageant 4 gigaoctets de mémoire vive. Toutefois, nous n'avons pas utilisé, pour nos tests, les capacités multi-processeurs de cette machine. Autrement dit, les différents logiciels ont été exécutés par un seul processeur.

Tous les circuits utilisés ont été développés au laboratoire ASIM/LIP6 en technologie symbolique [Gre93]. Ces circuits ont été convertis au format réel [Pét94] correspondant à une technologie 0.25 μ utilisant 6 niveaux de métallisation alimentée de 2.25v. Ces mêmes circuits ont aussi été convertis à une technologie 0.35 μ utilisant 5 niveaux de métallisation et alimentée sous 2.7v. Nous avons choisi des circuits de taille variable allant de quelques milliers à plus d'un million de transistors. Des circuits de petite taille ont été utilisés pour effectuer des comparaisons avec des simulations électriques.

Les circuits sont les suivants :

Nom	Description
AMD2901	Un processeur 4 bits contenant une partie contrôle gérant des opérations et une partie chemin de données.
HADAMARD	Un co-processeur de traitement d'image Hadamard.
MIPS R3000	Une réalisation microprogrammée du processeur 32 bits MIPS R3000 comportant un automate de contrôle et un chemin de données.
RCUBE	Un routeur de messages à faible latence gérant des liens séries à 1Gb/s [Zer96].
PCIDDC	Un circuit réalisant une interface PCI développée pour le routeur RCUBE [Waj97].
NOE	Un « System On a Chip » autour d'un PI-BUS [Des00].

Tab.VI- 1 : Circuits utilisés pour le calcul des résultats de l'outil

Circuits	Nombre de transistors (nombre de signaux)	Niveau de métal	Technologie	Tension d'alimentation	Surface (mm ²)	Longueur maximale d'interconnexion(mm)	Nombre moyen de couplages / signal	Nombre maximum de couplages / signal	Rapport ($\sum C_{v_{ij}}/C_v$) moyen	Rapport ($\sum C_{v_{ij}}/C_v$) maximum	
Amd2901	4 941 (945)	3	0.35μ	2.7v	0.13	1.3	22.43	244	7%	42%	
			0.25μ	2.25v	0.07	0.9	22.21	244	7%	41%	
Hadamard	19 618 (4107)	4	0.35μ	2.7v	0.51	2.4	20.69	296	7%	60%	
			0.25μ	2.25v	0.26	1.7	19.72	1139	6%	57%	
		6	0.35μ	2.7v							
			0.25μ	2.25v	0.26	0.5	20.75	276	7%	58%	
MipsR3000	49 219 (10558)	4	0.35μ	2.7v	1.69	11.6	36.60	1518	10%	75%	
			0.25μ	2.25v	0.86	8.3	36.60	1518	10%	76%	
		6	0.35μ	2.7v							
			0.25μ	2.25v	1.69	8.0	33.41	1485	9%	71%	
PCIDDC	192 892 (48847)	3	0.35μ	2.7v	19.84	350.3	27.42	17 833	9%	87%	
			0.25μ	2.25v	10.12	250.2	27.73	17 864	9%	85%	
RCUBE	275 832 (73038)	3	0.35μ	2.7v	0.86	81.7	14.89	5463	6%	97%	
			0.25μ	2.25v	0.44	58.4	15.16	5465	6%	95%	
NOE	1 282 545 (317593)	5	0.35μ	2.7v	82.26	543.7	18.86	98 057	6%	96%	
			0.25μ	2.25v	41.97	355.4	19.12	94 629	6%	95%	

Tab.VI- 2 : Caractéristiques des circuits

VI.3.3. Modèle de calcul du bruit

Pour valider notre modèle de calcul de pic, nous avons comparé les valeurs obtenues par l'application de notre modèle aux résultats de simulations électriques (ELDO). Pour l'ensemble des signaux du circuit AMD2901 (4 niveaux de métal) en 0.25μ alimenté en $2.25v$, nous avons simulé la configuration d'agression générant le bruit maximum. La figure Fig.VI-6 présente les 500 signaux du circuit ayant les pics de tension les plus élevés triés dans l'ordre décroissant de valeur de pic. Comme on peut le constater sur la figure Fig.VI-6, les deux courbes sont assez proches.




Fig.VI-6 : Valeur de pic obtenus par le modèle proposé et par ELDO pour une tension d'alimentation est de $2.25v$

Nous avons reporté, sur la figure Fig.VI-7, l'erreur relative de notre méthode par rapport aux simulations électriques :

$$\text{Erreur relative} = \frac{\text{Valeur du pic ELDO} - \text{Valeur du pic du modèle}}{\text{Valeur du pic ELDO}}$$




Fig.VI-7 : Erreur relative du modèle par rapport à ELDO

Ce graphique montre des erreurs relatives très importantes allant jusqu'à plus de 70%. Cependant, nous estimons que pour la valeur du pic de bruit, l'erreur relative n'est pas représentative de la précision du modèle. En effet, dans un outil d'évaluation de bruit de diaphonie, la valeur absolue du pic a une grande importance. En d'autres termes, une erreur relative de 100% pour un pic de 0.01v pour un circuit alimenté en 2.25v est tout à fait acceptable alors que la même erreur pour un pic de 1v discrédite le modèle d'évaluation. Aussi, nous proposons d'évaluer la précision du modèle en se basant sur l'erreur absolue. La figure Fig.VI-8 montre l'erreur absolue entre le modèle et la simulation ELDO ramenée à la tension d'alimentation :

$$\text{Erreur absolue} = \frac{\text{Valeur du pic ELDO} - \text{Valeur du pic du modèle}}{V_{dd}}$$




Fig.VI-8 : Erreur absolue ramenée à V_{dd}

Cette comparaison permet d'établir la validité des approximations, proposées au chapitre IV. Nous pouvons remarquer que l'erreur reste inférieure à 10%.

Toutefois, il apparaît clairement que l'erreur augmente avec le pic de tension. Aussi, nous avons poussé notre analyse plus loin pour déterminer l'origine de cette erreur.

VI.3.3.1. Détail des erreurs de modélisation et de calcul

Afin de trouver les causes de l'erreur dans le calcul du pic de tension sur les signaux, nous avons effectué une série de simulations électriques sur un circuit de très petite taille comportant 25 inverseurs et composé :

- d'une victime
- de 3 agresseurs actifs (a_1, a_2, a_3)
- de 3 agresseurs muets (a_4, a_5, a_6)
- pour chaque agresseur a_i , 3 victimes secondaires

En partant de ce circuit de référence (voir Fig.VI-13), nous avons appliqué les différentes étapes d'approximation décrites au chapitre IV. A chaque étape, nous avons effectué une simulation électrique et comparé le résultat avec le pic obtenu sur le circuit de référence. Ainsi, nous avons pu identifier les approximations qui induisent les erreurs les plus importantes.

Nous distinguons 5 étapes d'approximation dans notre méthode :

- a/ le remplacement des portes dont la sortie est un agresseur actif par une résistance
- b/ le remplacement de la porte dont la sortie est la victime par une résistance
- c/ le remplacement des portes dont la sortie est un agresseur muet ou une victime secondaire par une résistance
- d/ le remplacement des agresseurs muets et des victimes secondaires par une capacité équivalente
- e/ le remplacement des agresseurs actifs par une source de courant

De plus, nous avons effectué ces simulations sur 5 versions différentes de ce circuit. En faisant varier les capacités de couplage et les capacités à la masse, nous avons créé différentes versions du circuit de référence qui produisent des pics de bruit plus ou moins élevés sur la victime.




Fig.VI-9 : Circuit expérimental

Le tableau suivant montre les valeurs des capacités de couplage et à la masse utilisées pour générer les différentes version du circuit expérimental :

	Version 1		Version 2		Version 3		Version 4		Version 5	
	C_{vai}	C_{ai}	C_{vai}	C_{ai}	C_{vai}	C_{ai}	C_{vai}	C_{ai}	C_{vai}	C_{ai}
a_1	$3 \cdot 10^{-14}$	$10 \cdot 10^{-14}$	$3 \cdot 10^{-14}$	$5 \cdot 10^{-14}$	$3 \cdot 10^{-14}$	$1 \cdot 10^{-14}$	$15 \cdot 10^{-14}$	$1 \cdot 10^{-14}$	$30 \cdot 10^{-14}$	$1 \cdot 10^{-14}$
a_2	$2 \cdot 10^{-14}$	$2 \cdot 10^{-14}$	$2 \cdot 10^{-14}$	$1 \cdot 10^{-14}$	$2 \cdot 10^{-14}$	$2 \cdot 10^{-15}$	$10 \cdot 10^{-14}$	$2 \cdot 10^{-15}$	$20 \cdot 10^{-14}$	$2 \cdot 10^{-15}$
a_3	$1 \cdot 10^{-14}$	$5 \cdot 10^{-14}$	$1 \cdot 10^{-14}$	$5 \cdot 10^{-15}$	$1 \cdot 10^{-14}$	$5 \cdot 10^{-15}$	$5 \cdot 10^{-14}$	$5 \cdot 10^{-15}$	$10 \cdot 10^{-14}$	$5 \cdot 10^{-15}$
a_4	$1 \cdot 10^{-14}$	$5 \cdot 10^{-14}$	$1 \cdot 10^{-14}$	$5 \cdot 10^{-15}$	$1 \cdot 10^{-14}$	$5 \cdot 10^{-15}$	$5 \cdot 10^{-14}$	$5 \cdot 10^{-15}$	$10 \cdot 10^{-14}$	$5 \cdot 10^{-15}$
a_5	$1 \cdot 10^{-15}$	$10 \cdot 10^{-14}$	$1 \cdot 10^{-15}$	$5 \cdot 10^{-14}$	$1 \cdot 10^{-15}$	$1 \cdot 10^{-14}$	$5 \cdot 10^{-15}$	$1 \cdot 10^{-14}$	$10 \cdot 10^{-15}$	$1 \cdot 10^{-14}$
a_6	$1 \cdot 10^{-14}$	$10 \cdot 10^{-14}$	$1 \cdot 10^{-14}$	$5 \cdot 10^{-14}$	$1 \cdot 10^{-14}$	$1 \cdot 10^{-14}$	$5 \cdot 10^{-14}$	$1 \cdot 10^{-14}$	$10 \cdot 10^{-14}$	$1 \cdot 10^{-14}$
v	$C_v = 10 \cdot 10^{-15}$		$C_v = 5 \cdot 10^{-15}$		$C_v = 1 \cdot 10^{-15}$		$C_v = 1 \cdot 10^{-15}$		$C_v = 1 \cdot 10^{-15}$	

Les tableaux suivants montrent les valeurs de pic calculées après chaque étape d'approximation pour les 5 versions du circuit de référence.

TECHNO 0.25μ, 2.25v					
	Version 1	Version 2	Version 3	Version 4	Version 5
Circuit de référence	0.38	0.50	0.61	1.03	1.14
Etape a	0.34	0.43	0.50	0.86	0.96
Etape b	0.40	0.50	0.58	0.93	1.02
Etape c	0.38	0.50	0.61	1.03	1.14
Etape a + b + c	0.36	0.43	0.49	0.80	0.89
Etape a + b + c + d	0.36	0.44	0.50	0.83	0.91
Etape a + b + c + d + e	0.36	0.43	0.49	0.78	0.84

Le tableau suivant montre l'erreur absolue de chaque étape d'approximation par rapport au circuit de référence.

Erreur absolue en 0.25 μ	Version 1	Version 2	Version 3	Version 4	Version 5
Etape a	1.78%	3.11%	4.89%	7.56%	8.00%
Etape b	-0.89%	0.00%	1.33%	4.44%	5.33%
Etape c	0.00%	0.00%	0.00%	0.00%	0.00%
Etape a + b + c	0.89%	3.11%	5.33%	10.22%	11.11%
Etape a + b + c + d	0.89%	2.67%	4.89%	8.89%	10.22%
Etape a + b + c + d + e	0.89%	3.11%	5.33%	11.11%	13.33%

Les deux tableaux suivants montrent les mêmes expériences pour une technologie 0.35μ .

TECHNO 0.35μ, 2.7v					
	Version 1	Version 2	Version 3	Version 4	Version 5
Circuit de référence	0.48	0.64	0.77	1.23	1.33
Etape a	0.45	0.44	0.50	0.96	1.03
Etape b	0.45	0.56	0.65	1.09	1.20
Etape c	0.48	0.64	0.78	1.24	1.34
Etape a + b + c	0.36	0.42	0.47	0.89	1.02
Etape a + b + c +d	0.37	0.44	0.49	0.90	1.03
Etape a + b + c +d +e	0.36	0.43	0.48	0.86	0.96

Erreur absolue en 0.35μ	Version 1	Version 2	Version 3	Version 4	Version 5
Etape a	5.33%	8.89%	12.00%	12.00%	13.33%
Etape b	1.33%	3.56%	5.33%	6.22%	5.78%
Etape c	0.00%	0.00%	-0.44%	-0.44%	-0.44%
Etape a + b + c	5.33%	9.78%	13.33%	15.11%	13.78%
Etape a + b + c +d	4.89%	8.89%	12.44%	14.67%	13.33%
Etape a + b + c +d +e	5.33%	9.33%	12.89%	16.44%	16.44%

Ces tableaux montrent clairement que la majeure partie de l'erreur provient de la modélisation des portes dont la sortie représente un agresseur actif par des résistances (étape a). Nous avons vu au chapitre IV que cette modélisation est relativement éloignée de la réalité et nous constatons ici que l'expérience confirme notre prévision.

La seconde source d'erreur vient de la modélisation de la porte de la victime par une résistance (étape b). Pour cette erreur, il convient de distinguer deux cas. Lorsque le pic de tension se situe en deçà de la tension de saturation du transistor, l'erreur est relativement faible. Mais dès que le pic de tension dépasse la tension de saturation, le transistor sort de sa région linéaire, la modélisation par une résistance devient de moins en moins précise.

La dernière cause d'erreur est due à la représentation des agresseurs par des sources de courant (étape e). En effet, alors que dans les représentations précédentes le courant circulait à

travers les capacités de couplage, ce n'est plus le cas avec les sources de courant. Les sources de courant ne font qu'injecter du courant sur la victime. Ainsi, après leur remplacement par des sources de courant, l'interaction des agresseurs entre eux a disparue. En effet, lors du calcul d'une source de courant, tous les autres agresseurs actifs sont considérés comme des capacités à la masse. Dans la réalité, les autres agresseurs actifs n'absorbent pas le bruit injecté sur la victime dans une même proportion qu'une capacité. Ainsi, l'effet de chaque source de courant calculée indépendamment est moins important que dans la réalité.

Cette analyse fine des sources d'erreur permet de porter une vue critique sur le modèle proposé au chapitre IV et indique la direction de recherche pour l'amélioration de ce modèle.

VI.3.4. Méthodes d'analyse statique

Nous avons proposé au chapitre V deux méthodes qui permettent d'identifier les configurations d'agression maximale sur un signal victime. Nous cherchons à déterminer, dans cette section, l'apport de la seconde par rapport à la méthode maximaliste. Les courbes suivantes présentent, pour les circuits Amd2901 (4 niveaux de métal), Hadamard (4 niveaux de métal) et MipsR3000 (4 niveaux de métal), les pics de bruit calculés par la méthode maximaliste et par la méthode utilisant les intervalles d'instabilité pour les 500 signaux les plus « bruités » dans chaque circuit. Deux autres graphiques montrent pour les mêmes signaux le nombre d'agresseurs actifs de la configuration d'agression maximale dans les deux méthodes. En parallèle, un autre graphique montre, pour les mêmes signaux, le rapport du nombre d'agresseurs actifs entre les deux méthodes

$$\left(\frac{\text{Nombre d'agresseurs total} - \text{Nombre d'agresseurs actifs dans la configuration d'agression maximale}}{\text{Nombre d'agresseurs total}} \right)$$

. Ces expériences ont été menées sur les 2 technologies 0.35μ et 0.25μ.




Fig.VI-10 : Pics de bruit dans le circuit Amd2901 en 0.35μ




Fig.VI-11 : Nombre d'agresseurs actifs pour l'Amd2901 en 0.35μ




Fig.VI-12 : Taux d'agresseurs actifs après application de la méthode par intervalles d'instabilité pour l'Amd2901 en 0.35μ




Fig.VI-13 : Pics de bruit dans le circuit Amd2901 en 0.25μ




Fig.VI-14 : Nombre d'agresseurs actifs pour l'Amd2901 en 0.25μ




Fig.VI-15 : Taux d'agresseurs actifs après application de la méthode par intervalles d'instabilité pour l'Amd2901 en 0.25μ




Fig.VI-16 : Pics de bruit dans le circuit Hadamard en 0.35μ




Fig.VI-17 : Nombre d'agresseurs actifs pour l'Hadamard en 0.35μ




Fig.VI-18 : Taux d'agresseurs actifs après application de la méthode par intervalles d'instabilité pour l'Hadamard en 0.35μ




Fig.VI-19 : Pics de bruit dans le circuit Hadamard en 0.25μ




Fig.VI-20 : Nombre d'agresseurs actifs pour l'Hadamard en 0.25μ




Fig.VI-21 : Taux d'agresseurs actifs après application de la méthode par intervalles d'instabilité pour l'Hadamard en 0.25μ




Fig.VI-22 : Pics de bruit dans le circuit Mips R3000 en 0.35μ




Fig.VI-23 : Nombre d'agresseurs actifs pour le Mips R3000 en 0.35μ




Fig.VI-24 : Taux d'agresseurs actifs après application de la méthode par intervalles d'instabilité pour le Mips R3000 en 0.35μ




Fig.VI-25 : Pics de bruit dans le circuit Mips R3000 en 0.25μ




Fig.VI-26 : Nombre d'agresseurs actifs pour le Mips R3000 en 0.25μ




Fig.VI-27 : Taux d'agresseurs actifs après application de la méthode par intervalles d'instabilité pour le Mips R3000 en 0.25μ

L'apport de la méthode des intervalles d'instabilité par rapport à la méthode maximaliste est évidente. En effet, on peut observer, pour les différents signaux de chaque circuit que la méthode maximaliste surestime largement la configuration d'agression maximale et calcule la borne maximale du pic de bruit. Ces résultats sont donc conformes à nos prévisions.

Concernant la sélection des agresseurs effectuée par chaque méthode, nous pouvons constater, là aussi, une très grande différence entre la méthode maximaliste et la méthode utilisant les intervalles d'instabilité. En effet, nous pouvons observer dans certain cas une diminution de 90% du nombre d'agresseurs actifs. Dans d'autres cas, malgré l'application de la méthode d'identification des configurations d'agression maximale par les intervalles d'instabilité, le nombre d'agresseurs ne se réduit que de 5%.

Cependant, nous pouvons aussi voir que certains signaux dans le MipsR3000 et dans l'Amd2901 ont une très faible diminution de leur pic par rapport au pic maximal bien que le nombre d'agresseurs actifs soit fortement réduit. Ceci signifie simplement qu'un nombre très réduit d'agresseurs provoque un bruit important sur ces signaux.

Nous avons répertorié les différentes informations concernant le bruit pour tous les circuits étudiés dans les tableaux suivants :

	de niveau de métal	Pics de bruit							
		0.35 μ ($V_{dd}=2.7v$)				0.25 μ ($V_{dd}=2.25v$)			
		Méthode maximaliste		Méthode par intervalles		Méthode maximaliste		Méthode par intervalles	
		Moyen	Max	Moyen	Max	Moyen	Max	Moyen	Max
Amd2901	3	0.06	0.29	0.03	0.18	0.04	0.22	0.03	0.17
Hadamard	4	0.12	0.60	0.01	0.09	0.08	0.40	0.00	0.08
Hadamard	6					0.09	0.40	0.04	0.19
MipsR3000	4	0.26	0.61	0.12	0.37	0.18	0.44	0.09	0.27
MipsR3000	6					0.19	0.44	0.11	0.30
Pciddc	3	0.43	1.06	0.15	0.78	0.35	1.05	0.14	0.65
Rcube	3	0.29	0.66	0.18	0.66	0.23	0.55	0.16	0.55
Noe	5	0.41	0.88	0.18	0.86	0.35	0.79	0.17	0.77

	de niveau de métal	Nombre d'agresseurs actifs							
		0.35 μ ($V_{dd}=2.7v$)				0.25 μ ($V_{dd}=2.25v$)			
		Méthode maximaliste		Méthode par intervalles		Méthode maximaliste		Méthode par intervalles	
		Moyen	Max	Moyen	Max	Moyen	Max	Moyen	Max
Amd2901	3	32.51	244	13.20	88	32.64	244	15.37	116
Hadamard	4	77.14	1139	5.77	87	75.75	1139	5.79	87
Hadamard	6					82.08	276	22.76	224
MipsR3000	4	279.45	1518	114.46	446	276.82	1518	112.77	421
MipsR3000	6					231.31	1485	99.30	405
Pcidc	3	425.06	1747	91.28	497	425.83	1755	102.45	427
Rcube	3	171.59	909	52.56	244	161.86	914	56.08	254
Noe	5	518.68	3896	120.56	1051	506.37	3884	129.41	1158

Les remarques faites pour les circuits de petite taille restent valables pour les plus gros circuits où l'on peut observer une forte diminution du nombre moyen d'agresseurs actifs ainsi qu'une forte baisse du pic de bruit moyen observable dans les circuits.

VI.3.5. Performance du logiciel prototype

La dernière partie des résultats concerne la performance du logiciel prototype que nous avons développé et qui met en œuvre le modèle et les méthodes d'évaluation exposées aux chapitres IV et V.

L'évaluation de la performance de cet outil passe par deux points :

- 1/ Occupation mémoire
- 2/ Temps d'exécution

Les résultats exposés ici portent sur des circuits allant de quelques milliers de transistors à plus d'un million de transistors.

VI.3.5.1. Occupation mémoire

La structure de données a été construite en utilisant la procédure décrite dans la section VI.2 pour chacun des circuits testés. Il faut noter que les circuits PCIDCC, RCUBE et NOE ont été générés en utilisant le mode hiérarchique.

Comme nous l'avons vu à la section VI.1 de ce chapitre, dans le prototype que nous avons développé, le circuit est représenté par une structure de données. La majeure partie de la mémoire consommée par l'outil d'évaluation de bruit de diaphonie est occupée par cette structure de données.

La figure Fig.VI-28 montre l'efficacité de la structure de données sur laquelle est bâti notre logiciel prototype. Apparemment, la consommation mémoire nécessaire à la représentation du circuit varie de manière linéaire avec le nombre de transistors. Cependant, elle n'est pas directement liée au nombre de transistors mais plutôt au nombre de dépendances dans le circuit. On distingue 3 types de dépendances :

- les dépendances diaphoniques
- les dépendances fonctionnelles avants
- les dépendances fonctionnelles arrières




Fig.VI-28 : Evolution de l'occupation mémoire en fonction de la taille des circuits




Fig.VI-29 : Taille des dépendances diaphoniques




Fig.VI-30 : Taille des dépendances arrières




Fig.VI-31 : Taille des dépendances avant

Il faut observer que le nombre de couplages capacitifs, qui à priori doit être une fonction quadratique du nombre de signaux du circuit est en fait très dépendant de la structure du circuit. Ainsi le circuit RCUBE bien qu'étant plus gros, en nombre de transistors, que PCIDCC contient moins d'interactions. Puisque les structures de données relatives au couplage diaphonique représentent la majeure partie de la mémoire consommée (environ 60%), le circuit RCUBE consomme une plus petite quantité de mémoire de PCIDCC

VI.3.5.2. Temps d'exécution

Le second point dans la mesure de performance de l'outil est le temps nécessaire au traitement d'un circuit.

Nous pouvons distinguer 3 étapes dans notre outil d'évaluation du bruit de diaphonie :

- 1/ la construction de la structure de données
- 2/ l'identification des configurations d'agression maximale
- 3/ l'application du modèle de calcul de pic à chaque configuration d'agression

Les figures Fig.VI-32 à Fig.VI-35 montrent pour chacun des circuits le temps nécessaire à chaque étape ainsi que le temps total du traitement.




Fig.VI-32 : Temps total




Fig.VI-33 : Temps de création de la structure de données




Fig.VI-34 : Temps de calcul des configurations d'agression




Fig.VI-35 : Temps de calcul de pic de bruit

Le temps de génération de la structure de données, présenté sur la figure Fig.VI-33 est quasiment linéaire en fonction du nombre de transistors des circuits (à l'exception de Rcube). En fait, en utilisant une méthode de construction hiérarchique (Pciddc, Rcube et Noe), le temps de création de la structure dépend de la structure hiérarchique des circuits. Ainsi, le circuit RCUBE qui instancie plusieurs fois les mêmes blocs se construit plus rapidement que PCIDDC.

Par ailleurs, le temps requis pour le calcul des configurations d'agression (Fig.VI-34) n'est pas fonction de la taille des circuits. Cette étape est essentiellement une simulation à travers un réseau de porte. Ainsi, les paramètres influant sur le temps de calcul sont la profondeur du réseau logique, le nombre de couplages et le nombre de dépendances fonctionnelles. Aussi, il n'est pas étonnant de constater que le temps de calcul des configurations d'agression dans le Mips R3000 qui est une réalisation non optimisée est de même ordre de grandeur que PCIDDC qui contient 4 fois plus de transistors. Le temps de calcul ne représente en fait qu'une petite partie du temps total de traitement des circuits.

Enfin, le calcul des pics de tension est une étape qui requière beaucoup de temps. La figure Fig.VI-35 présente le temps de calcul des pics de tension pour les différents circuits. Cette étape consiste à calculer, pour tous les signaux d'un circuit, le pic de bruit généré par chacune des configurations d'agression maximale de chaque signal. Le temps de calcul dépend donc du nombre de signaux, du nombre de configurations d'agression maximale par signal et du nombre d'agresseurs dans chacune de ces configurations d'agression. Ainsi, pour le circuit Hadamard où nous avons constaté une très forte réduction (en moyenne moins de 6 agresseurs actifs par signal) du nombre d'agresseurs (voir Fig.VI-17, Fig.VI-18, Fig.VI-20 et Fig.VI-21), le calcul des pics de bruit s'effectue très rapidement. En prenant pour exemple le circuit NOE, qui devrait être le plus représentatif des circuits actuels, la performance brute de l'outil, concernant le calcul des pics de bruit, peut être estimée à 420 calculs de pic de bruit par seconde.

Par ailleurs, une expérience a été menée sur l'intérêt de la technique d'agglomération des agresseurs présentée au chapitre IV. Pour cette expérience, nous avons choisi, comme circuit test, NOE dont le temps de calcul des pics de tension est de 1h28m. Nous avons choisi d'agglomérer les agresseurs dont la constante de temps ne diffère pas de plus d'une picoseconde.

Une fois les agresseurs actifs agglomérés, le temps de calcul des pics de tension pour notre circuit test se ramène à 44m41s pour une différence de valeur de pic de bruit négligeable (10^{-4} volt) par rapport au calcul de pic sans agglomération des agresseurs. Ainsi, en agglomérant des agresseurs qui présentent une constante de temps plus ou moins proche, il est possible de trouver un compromis satisfaisant entre le temps de calcul et la précision.

VI.4. Conclusion.

Dans ce chapitre, nous avons exposé l'architecture logicielle et le fonctionnement de l'outil prototype CRISE. Cet outil met en œuvre les méthodes d'évaluation du pic de bruit de diaphonie que nous avons développées et détaillées aux chapitres IV et V de ce manuscrit.

Dans une deuxième partie, nous avons analysé les résultats obtenus grâce à cet outil sur un ensemble de 6 circuits allant de quelques centaines à 1.2 millions de transistors. Ces résultats portent sur 3 points : la précision du modèle d'évaluation du pic, l'efficacité de la méthode d'identification des configurations d'agression et la performance de l'outil CRISE.

Nous avons observé que, malgré les approximations proposées au chapitre IV, le modèle d'évaluation proposé conserve une précision satisfaisante (de l'ordre de 10% par rapport à une simulation électrique). Toutefois, nous avons vu, sur un circuit expérimental, que l'on pouvait provoquer des erreurs plus importantes (allant jusqu'à 16%) en augmentant les capacités de couplage et en diminuant les capacités à la masse. A travers une analyse plus fine, nous avons déterminé les 3 sources d'erreurs les plus importantes. Nous avons montré que les erreurs les plus importantes proviennent de la modélisation des transistors par des résistances. Une autre source d'erreur provient du fait que dans notre modèle les interactions entre les agresseurs actifs sont ignorées.

Les résultats sur la méthode de détermination des configurations d'agression montrent que dans la plupart des cas un grand nombre de configurations d'agression ne peuvent pas se produire et peuvent être éliminées. Nous avons vu que la mise en œuvre de la méthode

d'identification des configurations d'agression maximale permet de réduire dans des proportions importantes le temps nécessaire au calcul du pic de bruit maximal.

Quant aux performances de l'outil CRISE, nous avons vu que, dans une large mesure, la mémoire consommée était proportionnelle au nombre de transistors contenus dans le circuit. Cette caractéristique est indispensable pour pouvoir traiter des circuits de grande taille et a pu être obtenue grâce à l'utilisation d'une structure de données efficace pour représenter le circuit et les éléments qui le composent.

Chapitre VII

VII. Conclusion et perspectives

Dans les technologies fortement submicroniques, la vérification des circuits VLSI doit couvrir des aspects qui avaient été négligés jusqu'à présent. Le bruit dû aux couplages diaphoniques est un de ces problèmes émergents. Ce bruit est dû à l'existence d'une capacité de couplage entre deux signaux topologiquement voisins dans le circuit. Ce bruit peut compromettre le fonctionnement correct du circuit de deux manières. Le premier problème trouve son origine dans l'augmentation du temps de propagation dans une porte lorsque les signaux de son voisinage effectuent une transition dans le sens opposé à celui-ci. Cette augmentation du temps de propagation se manifeste par des chemins critiques temporels qui peuvent dépasser le temps de cycle de l'horloge et réduire la performance globale du circuit. Le second problème concerne le fonctionnement logique du circuit. Si le bruit de diaphonie dépasse un certain seuil, il peut corrompre l'état logique, par exemple, en modifiant la valeur enregistrée dans un point mémorisant. Dans cette thèse, nous nous sommes intéressés à ce dernier problème.

Nous avons proposé une technique permettant de trier les signaux d'un circuit selon le pic de bruit qu'ils peuvent éventuellement subir. Pour expérimenter l'efficacité de cette technique, nous avons développé un logiciel prototype d'évaluation du bruit de diaphonie. Pour mettre en oeuvre cette technique, nous avons proposé des solutions à 3 problèmes inhérents à l'évaluation du bruit :

- La représentation du circuit :

Les circuits VLSI comportent plusieurs millions de transistors. Un outil de vérification post-layout tel que l'outil d'évaluation de diaphonie doit être capable de représenter l'ensemble des informations contenues dans le circuit, y compris les couplages diaphoniques. Mais, la performance d'un tel outil dépend dans une large mesure de la quantité de mémoire nécessaire à cette représentation. Nous avons développé une technique de représentation du circuit qui, grâce à des structures de données, permet de factoriser un grand nombre de caractéristiques communes aux

portes qui composent le circuit. Nous avons vu dans le chapitre « Résultats » que grâce à cette organisation il est possible de représenter un circuit de plus d'un million de transistors dans un espace mémoire de 130Mo.

- Le modèle de calcul du pic de bruit :

Au chapitre IV, nous avons exposé un modèle analytique permettant de calculer le pic de bruit sur un signal victime lorsque les signaux de son voisinage, les agresseurs, effectuent une transition. Bien sûr, l'obtention de ce modèle passe par un certain nombre d'étapes de simplification et d'approximation. Comme la plupart des modèles proposés dans la littérature, notre modèle est basé sur une représentation des portes sous forme de résistances. Nous avons vu au chapitre « Résultats » que l'application de ce modèle à des circuits réels aboutit à une erreur absolue inférieure à 10%. Même si cette erreur paraît satisfaisante et reste dans les limites raisonnables, nous avons analysé les sources d'erreur. Cette analyse montre que la majeure partie de cette erreur est due au remplacement des portes par des résistances.

- La détermination des configurations d'agression :

Dans le modèle d'évaluation du pic de bruit, nous avons distingué deux types d'agresseurs. Les agresseurs actifs sont ceux qui peuvent à un instant donné effectuer leur transition en même temps. Identifier la configuration d'agression consiste à déterminer à chaque instant quels sont les agresseurs actifs. Au chapitre V, nous avons proposé une méthode, basée sur la simulation symbolique événementielle, permettant d'identifier les configurations d'agression maximale sur tous les signaux du circuit. L'expérimentation de cette méthode a montré qu'un grand nombre de configurations d'agression non maximale pouvaient être éliminées grâce à une étape de simulation unique. De plus, le temps de calcul nécessaire à cette étape de simulation est relativement peu important.

Bien que les résultats obtenus par l'application des techniques proposées soient encourageants, certaines améliorations doivent être apportées pour palier les limitations de ces méthodes.

Nous pouvons distinguer trois aspects de notre analyse pour lesquels des améliorations pourraient apporter une plus grande précision et un plus large spectre d'action.

Le premier aspect est la représentation du circuit par une structure de données à plat. Bien que cette représentation soit assez efficace pour la représentation d'un circuit de quelques millions de transistors, la capacité mémoire nécessaire à la représentation de plus gros circuits (quelques dizaines de millions de transistors) se révèle trop importante. Il faut donc envisager une autre représentation de l'information de façon à rendre possible l'analyse de bruit sur ces circuits. Ainsi, la mise au point d'une représentation hiérarchique des circuits pourrait apporter une solution au problème de représentation des circuits comportant un trop grand nombre d'éléments. Ce changement de représentation entraînera aussi une nouvelle méthode de simulation symbolique opérant sur une représentation hiérarchique.

Le second point porte sur le modèle de calcul du pic de bruit. Dans les technologies submicroniques, les lignes d'interconnexion ont une résistance non négligeable. Cette résistance peut même être supérieure à la résistance des émetteurs. Pour mettre au point notre modèle nous avons ignoré cette résistance. Cet aspect constitue une limitation majeure de notre modèle. Aussi, la prise en compte de la résistance d'interconnexion représente une première amélioration indispensable à une évaluation plus précise du bruit. Deux approches peuvent être envisagées. L'approche la plus simple consiste simplement à ajouter la résistance de la ligne à la résistance des émetteurs. La seconde approche beaucoup plus précise consiste à développer un nouveau modèle qui prenne en compte les résistances et les capacités réparties sur toute la ligne d'interconnexion. La seconde amélioration que l'on peut envisager concerne la modélisation des portes. Comme nous l'avons au chapitre « Résultats », le remplacement des portes par une résistance équivalente est à l'origine de la majeure partie de l'erreur. En développant un modèle


plus proche du comportement d'un transistor, on peut espérer réduire considérablement cette erreur.

Le dernier aspect concerne le calcul des configurations d'agression maximale. En effet, même si l'utilisation des intervalles d'instabilité permet de mieux cerner les agresseurs actifs simultanément, elle ne permet pas de prendre en compte la corrélation entre les signaux. Ainsi, si les transitions de deux signaux sont mutuellement exclusives, l'utilisation des intervalles d'instabilité n'est pas suffisante pour déterminer qu'ils ne peuvent pas commuter simultanément. La prise en compte de cet aspect passe par l'analyse de la fonction logique des portes. Toutefois, il faut garder à l'esprit qu'une telle analyse de corrélation nécessite un calcul intensif et peut compromettre la performance globale de l'outil.

Annexe I

VIII. Annexe 1 : Détail des calculs

VIII.1. Cas simple : un agresseur – une victime



Nous posons les conditions initiales du circuit qui reflètent le phénomène que nous voulons observer : la victime est stable, l'agresseur subit une transition due à un échelon.

$$\begin{cases} V_v = 0v \\ V_a = V_{dd} \\ v(0) = 0v \\ a(0) = 0v \end{cases}$$

Nous obtenons alors un système d'équation différentiel à résoudre :

$$\begin{cases} \frac{v(t)}{R_v} - C_v v'(t) + C_{va} [a'(t) - v'(t)] = 0 \\ \frac{V_a - a(t)}{R_a} - C_a a'(t) + C_{va} [v'(t) - a'(t)] = 0 \end{cases}$$

D'où

$$\begin{cases} v(t) + \tau_v v'(t) - \alpha_{va} a'(t) = 0 \\ a(t) + \tau_a a'(t) - \alpha_{av} v'(t) = V_{dd} \end{cases} \quad [\text{Eq.A-1}]$$

avec

$$\begin{aligned}\tau_a &= R_a(C_a + C_{va}) & \tau_v &= R_v(C_v + C_{va}) \\ \alpha_{av} &= R_a C_{va} & \alpha_{va} &= R_v C_{va}\end{aligned}$$

Nous recherchons une solution de la forme :

$$\begin{cases} v(t) = K_v + L_v e^{-t/\tau_1} + M_v e^{-t/\tau_2} \\ a(t) = K_a + L_a e^{-t/\tau_1} + M_a e^{-t/\tau_2} \end{cases}$$

avec $\tau_1 > 0$ et $\tau_2 > 0$

D'où

$$\begin{cases} v'(t) = \frac{-L_v e^{-t/\tau_1}}{\tau_1} + \frac{-M_v e^{-t/\tau_2}}{\tau_2} \\ a'(t) = \frac{-L_a e^{-t/\tau_1}}{\tau_1} + \frac{-M_a e^{-t/\tau_2}}{\tau_2} \end{cases} \quad [\text{Eq.A-2}]$$

VIII.1.1. Effet de l'agresseur sur la victime

En remplaçant Eq.A-2 dans le système d'équations différentielles Eq.A-1 :

$$\begin{cases} K_v + e^{-t/\tau_1} \left[L_v + \tau_v \frac{-L_v}{\tau_1} - \alpha_{av} \frac{-L_a}{\tau_1} \right] + e^{-t/\tau_2} \left[M_v + \tau_v \frac{-M_v}{\tau_2} - \alpha_{av} \frac{-M_a}{\tau_2} \right] = 0 \\ K_a + e^{-t/\tau_1} \left[L_a + \tau_a \frac{-L_a}{\tau_1} - \alpha_{va} \frac{-L_v}{\tau_1} \right] + e^{-t/\tau_2} \left[M_a + \tau_a \frac{-M_a}{\tau_2} - \alpha_{va} \frac{-M_v}{\tau_2} \right] = V_{dd} \end{cases}$$

D'où

$$K_v \neq 0 \quad [\text{Eq.A-3.1}]$$

$$K_a = V_{dd} \quad [\text{Eq.A-3.2}]$$

$$L_v \left(1 - \frac{\tau_v}{\tau_1} \right) + L_a \frac{\alpha_{av}}{\tau_1} = 0 \quad [\text{Eq.A-3.3}]$$

$$L_a \left(1 - \frac{\tau_a}{\tau_1} \right) + L_v \frac{\alpha_{va}}{\tau_1} = 0 \quad [\text{Eq.A-3.4}]$$

$$M_v \left(1 - \frac{\tau_v}{\tau_2} \right) + M_a \frac{\alpha_{av}}{\tau_2} = 0 \quad [\text{Eq.A-3.5}]$$

$$M_a \left(1 - \frac{\tau_a}{\tau_2} \right) + M_v \frac{\alpha_{va}}{\tau_2} = 0 \quad [\text{Eq.A-3.6}]$$

De plus les équations aux limites permettent d'établir deux autres équations :

$$a(0) = K_a + L_a + M_a = 0 \text{ d'où } L_a + M_a = 0 \quad [\text{Eq.A-3.7}]$$

$$v(0) = K_v + L_v + M_v = 0 \text{ d'où } L_v + M_v = 0 \quad [\text{Eq.A-3.8}]$$

En considérant Eq.IV-10.3 et Eq.IV-10.4 nous obtenons :

$$\begin{cases} L_v(\tau_1 - \tau_v) + L_a\alpha_{av}\alpha_{va} = 0 \\ L_v(\tau_1 - \tau_v) + L_a(\tau_1 - \tau_a)(\tau_1 - \tau_v) = 0 \end{cases}$$

D'où

$$L_a[(\tau_1 - \tau_a)(\tau_1 - \tau_v) - \alpha_{av}\alpha_{va}] = 0$$

Comme $L_a \neq 0$,

$$\tau_1^2 - \tau_1(\tau_v + \tau_a) + \tau_v\tau_a - \alpha_{va}\alpha_{av} = 0$$

En considérant Eq.A-3.5 et Eq.A-3.6 nous obtenons :

$$\begin{cases} M_v(\tau_2 - \tau_v) + M_a\alpha_{av}\alpha_{va} = 0 \\ M_v(\tau_2 - \tau_v) + M_a(\tau_2 - \tau_a)(\tau_2 - \tau_v) = 0 \end{cases}$$

D'où

$$M_a[(\tau_2 - \tau_a)(\tau_2 - \tau_v) - \alpha_{av}\alpha_{va}] = 0$$

Comme $M_a \neq 0$,

$$\tau_2^2 - \tau_2(\tau_v + \tau_a) + \tau_v\tau_a - \alpha_{va}\alpha_{av} = 0$$

τ_1 et τ_2 sont donc les solutions d'une même équation :

$$\boxed{\tau^2 - \tau(\tau_v + \tau_a) + \tau_v\tau_a - \alpha_{va}\alpha_{av} = 0}$$

Les deux racines sont τ_1 et τ_2 :

$$\begin{aligned} \tau_1 &= \frac{1}{2}(\tau_a + \tau_v + \sqrt{(\tau_a - \tau_v)^2 + 4\alpha_{va}\alpha_{av}}) \\ \tau_2 &= \frac{1}{2}(\tau_a + \tau_v - \sqrt{(\tau_a - \tau_v)^2 + 4\alpha_{va}\alpha_{av}}) \end{aligned}$$

En considérant Eq.A-3.3, Eq.A-3.5 et Eq.A-3.7, nous pouvons écrire :

$$\begin{cases} L_v(\tau_1 - \tau_v) + L_a\alpha_{av} = 0 \\ -L_v(\tau_2 - \tau_v) + M_a\alpha_{av} = 0 \end{cases}$$

D'où

$$L_v(\tau_1 - \tau_2) + (L_a + M_a)\alpha_{av} = 0$$

$$L_v = V_{dd} \frac{\alpha_{av}}{\tau_1 - \tau_2}$$

En utilisant Eq.A-3.1 et Eq.A-3.8, nous pouvons alors déterminer la courbe de tension sur la victime :

$$v(t) = V_{dd} \frac{\alpha_{va}}{\tau_1 - \tau_2} (e^{-t/\tau_1} - e^{-t/\tau_2})$$

VIII.1.2. Effet de la victime sur l'agresseur

En considérant Eq.a-3.4, Eq.A-3.6 et Eq.A-3.8, nous pouvons écrire :

$$\begin{cases} -L_v(V_{dd} - L_a)(\tau_2 - \tau_a) + M_a \alpha_{va} = 0 \\ L_a(\tau_1 - \tau_a) + L_v \alpha_{va} = 0 \end{cases}$$

D'où

$$L_a(\tau_1 - \tau_2) = V_{dd}(\tau_2 - \tau_a)$$

$$L_a = V_{dd} \frac{(\tau_2 - \tau_a)}{\tau_1 - \tau_2}$$


$$M_a = V_{dd} - L_a = V_{dd} \left(-1 - \frac{\tau_2 - \tau_a}{\tau_1 - \tau_2} \right)$$

En prenant en compte l'équation Eq.A-3.2, nous déterminons la courbe de tension sur l'agresseur :

$$a(t) = V_{dd} \left(\frac{\tau_v - \tau_1}{\tau_1 - \tau_2} e^{-t/\tau_1} + \frac{\tau_v - \tau_2}{\tau_2 - \tau_1} e^{-t/\tau_2} + 1 \right)$$

VIII.2. Pic provoqué par une source de courant

Nous utiliserons le modèle suivant pour calculer de pic induit sur la victime par un agresseur sous forme de source de courant :



Nous choisissons la source de courant de forme exponentielle :

$$i(t) = I_0 e^{\frac{-t}{\tau}}$$

Nous avons comme conditions initiales du circuit :

$$\begin{cases} V_y = 0\text{v} \\ y(0) = 0\text{v} \end{cases}$$

L'équation du circuit est donc :

$$\frac{y(t)}{R_y} - C_y y'(t) + i(t) = 0$$

Soit

$$y(t) + \tau_y y'(t) - R_y i(t) = 0$$

avec

$$\tau_y = R_y C_y$$

Nous pouvons utiliser les transformées de Laplace pour calculer \$y(t)\$:

$$Y + \tau_y s Y - R_y I_0 \frac{1}{s + \frac{1}{\tau}} = 0$$

D'où

$$Y \left(s + \frac{1}{\tau} \right) (1 + \tau_y s) = R_y I_0$$

$$Y \left(s + \frac{1}{\tau} \right) \left(s + \frac{1}{\tau_y} \right) = \frac{R_y I_0}{\tau_y}$$

$$Y = \frac{R_y I_0}{\tau_y} \frac{1}{\left(s + \frac{1}{\tau} \right) \left(s + \frac{1}{\tau_y} \right)}$$

En utilisant la transformée inverse de Laplace, nous obtenons :


$$y(t) = \frac{R_y I_0}{\tau_y} e^{\frac{-t}{\tau_y}} - e^{\frac{-t}{\tau}} \frac{1}{\tau} - \frac{1}{\tau_y}$$

D'où l'expression de $y(t)$:

$$y(t) = R_y I_0 \frac{\tau}{\tau_y - \tau} (e^{\frac{-t}{\tau_y}} - e^{\frac{-t}{\tau}})$$

VIII.3. Calcul du pic de tension avec des sources de courant

Nous utilisons le modèle suivant le calcul de l'effet cumulé des sources de courant :



Les sources de courant sont de la forme :

$$i_k(t) = I_{0_k} e^{\frac{-t}{\tau_k}}$$

Nous avons comme conditions initiales du circuit :

$$\begin{cases} V_v = 0v \\ v(0) = 0v \end{cases}$$

L'équation du circuit est donc :

$$\frac{v(t)}{R_v} - C_v v'(t) + \sum_{k=1}^n i_k(t) = 0$$

Soit

$$v(t) + \tau_v v'(t) - R_v \sum_{k=1}^n i_k(t) = 0$$

avec

$$\tau_v = R_v C_v$$

Nous pouvons utiliser les transformées de Laplace pour calculer $v(t)$:

$$V + \tau_v s V - R_v \sum_{k=1}^n I_{0k} \frac{1}{s + \frac{1}{\tau_k}} = 0$$

D'où
$$V(1 + \tau_v s) = R_v \sum_{k=1}^n I_{0k} \frac{1}{s + \frac{1}{\tau_k}}$$

$$V = \frac{R_v}{\tau_v} \sum_{k=1}^n I_{0k} \frac{1}{(s + \frac{1}{\tau_k})(s + \frac{1}{\tau_v})}$$

En utilisant la transformée inverse de Laplace, nous obtenons :

$$v(t) = \frac{R_v}{\tau_v} \sum_{k=1}^n I_{0k} \frac{e^{-\frac{t}{\tau_k}} - e^{-\frac{t}{\tau_v}}}{\frac{1}{\tau_v} - \frac{1}{\tau_k}}$$

$$v(t) = \frac{R_v}{\tau_v} \sum_{k=1}^n I_{0k} \frac{\tau_v \tau_k}{\tau_k - \tau_v} (e^{-\frac{t}{\tau_k}} - e^{-\frac{t}{\tau_v}})$$

D'où l'expression de $v(t)$:

$$v(t) = R_v \sum_{k=1}^n I_{0k} \frac{\tau_k}{\tau_k - \tau_v} (e^{-\frac{t}{\tau_k}} - e^{-\frac{t}{\tau_v}})$$

Annexe II

IX. Annexe 2 : Structure de données

Afin de réduire au minimum la place requise, pour la représentation à plat de circuit de plusieurs millions de transistors, la plupart des éléments sont représentés sous formes de tableaux permettant à la fois un accès direct aux informations en utilisant un simple index et une utilisation minimale de la place mémoire occupée (Fig.VI-36). Cependant, du fait de l'irrégularité de certaines informations (le nombre d'entrée d'une porte par exemple) des pointeurs sont utilisés pour accéder séparément à ces informations.

Le **circuit** permet de retrouver signaux du circuit. Ces signaux sont l'ensemble des sorties de portes. La liste des **modèles** présents dans le circuit ainsi que la liste des portes liées aux **connecteurs** sont accessibles à travers le **circuit**. Le circuit pouvant être composé d'un ensemble de blocs (sous-circuits) à un moment donné, les netlists de portes sont stockées indépendamment tout en partageant les mêmes modèles.

Les **modèles** sont composés de deux informations : l'information physique et l'information logique. L'information physique permet de reconstruire une porte physique au niveau transistors. La **CNS** étant un ensemble de cônes généré par l'outil YAGLE, chaque modèle de cône sera encapsulé dans une CNS. Le **cône** logique (**générique**) permet de retrouver la structure en transistors d'une porte dans la CNS. Les **paramètres** pour ce cône physique sont accessibles via la **CNS générique**. Un cône physique peut donc être personnalisé en utilisant ces paramètres afin de retrouver la structure originale de la porte dans le circuit initial. Le cône logique permet aussi de retrouver directement la fonction logique d'un modèle grâce au **BDD** [Ake78] qui lui est attaché. Il est aussi possible d'atteindre des valeurs pré-calculées à partir de la structure physique du modèle d'une porte qui sont les **résistances minimum** et **maximum** d'une porte logique. Ces résistances sont utilisées lors du calcul du bruit sur un signal.




Fig.VI-36 : Organisation détaillée de la structure de données

Les **instances** comportent un certain nombre d'informations :

- un nom qui permet d'identifier un signal dans le circuit. Il est aussi possible à partir de ce nom de retrouver directement l'index d'un signal dans le tableau d'instance.
- une valeur. Cette valeur peut être de type variable. Elle dépend essentiellement, à un moment donné, du type de simulation qui sera effectué sur le circuit.
- des flags stockant des informations diverses telle que la nature d'un signal : un point mémorisant par exemple.

- une capacité qui représente la somme des capacités par rapport aux signaux toujours stables : Ground, Vdd et Vss. A cette valeur sont ajoutées les capacités de grille des transistors en aval de la porte et les capacités de diffusion des transistors de la porte.
- un index. Il sert à choisir dans le tableau des paramètres d'un modèle et dans le tableau des résistances un jeu de paramètres à utiliser pour personnaliser un modèle.

Chaque instance a un pointeur sur son modèle de porte.

L'interconnexion logique des portes se fait par le tableau des **entrées** et le tableau des **sorties** de chaque porte.

Les **entrées** sont composées de 3 champs :

- des flags, utiles lors de simulation afin de savoir par exemple quels sont les signaux ayant généré des événements (voir chapitre VI).
- un index indiquant dans le tableau des instances la porte en amont connectée à cette entrée de la porte.
- des délais. Les délais sont huit valeurs (TPLL, TPLH, TPHL, TPHH)*(MIN et MAX) correspondant, pour chaque entrée, au temps de propagation de l'information, de l'entrée à la sortie de la porte.

Les **sorties** comportent juste l'index des portes en aval de la porte.

L'interconnexion parasite (**parasites**) est établie pour chaque signal par un tableau de 3 éléments :

- un index signalant le signal en couplage.
- la valeur de la capacité de couplage entre les deux signaux.
- La valeur précalculée de la capacité équivalente qui représente le signal en couplage.

Les **connecteurs** du circuit sont caractérisés par une direction : entrée ou sortie. L'index indique la porte connectée à l'entrée ou à la sortie.

NB : Certaines informations de la structure sont calculables cependant pour des raisons de vitesse d'exécution et de fréquence d'utilisation, elles ont été rajoutées moyennant un coût en mémoire.

Bibliographie

- [Abd98] Nizar Abdallah
Méthode de Simulation Logico-Temporelle de Circuits Numériques Complexes Prenant en Compte le Front des Signaux et les Collisions dans le Cadre de la Simulation Mixte Analogique-Numérique – 135
Th. : Informatique : Paris : 1998
- [Ake78] Binary Decision Diagrams, IEEE Transaction on Computers, USA, Juin 1978, S. B. AKERS
- [Ana96] Anacad – Mentor Graphics, Inc. "ELDO User's Manual", 1996
- [Boo99] An improved timing-level gate-delay calculation algorithm, Journal of the Institute of Electronics Engineers of Korea C 1999, Volume 36-C, Boosung Kim; Seokyoon Kim
- [Bor99] Design Challenges of technology Scaling, IEEE MICRO, July Aug 1999, page 23-29, Shekhar Borkar, Intel Corporation
- [Cha97] PANEL: Noise and Signal Integrity in Deep Submicron Design, DAC 1997, page 717, Rakesh Chadha, Jason Cong, Charlie Xiaoli Huang, Anirudh Devgan, Tom Mozdzen, Andrew Yang
- [Cha99] Min-max timing analysis and an application to asynchronous circuits, Proceedings of the IEEE 1999, volume: 87, page 332, Chakraborty, S.; Dill, D.I.; Yun, K.Y.
- [Che99] Towards True Crosstalk Noise Analysis, ICCAD 1999, Pinhong Chen, Kurt Keutzer, Dept. Of EECS, University of California at Berkeley * formule
- [Chi92] Messaoud Chiheb
Analyse de la Performance de Systèmes Electroniques Complexe composés de Circuits VLSI utilisant des Latches Level-Sensitive
Th. :Informatique : Paris : 1992
- [Cho00] Timing analysis of combinational circuits including capacitive coupling and statistical process variation, Proceedings 18th IEEE VLSI Test Symposium 2000, page 49, Choi, B.; Walker, D.M.H.
- [Dar97] Calculating Worst-Case Gate Delays Due to Dominant Capacitance Coupling, DAC 1997, Florentin Dartu, Lawrence T. Pileggi, Carnegie Mellon University, Department of ECE
- [Del92] Nicolas Delorme
Influence des Interconnexions sur les Performances des Circuits Intégrés Silicium

- en technologie Largement Submicronique. – 161
Th. : Optique, Optoélectronique et Microondes : Grenoble : 1992
- [Dev97] Efficient Coupled Noise Estimation for On-Chip Interconnects, ICCAD 1997, Anirudh Devgan, Austin Research Laboratory, IBM Research Division
- [Des00] Desbarbieux Jean-Lou
Conception et réalisation d'un contrôleur réseau programmable pour machine parallèle de type "grappe de PC"
Th. : Informatique : Paris : 2000
- [Dio97] Accurate Static timing Analysis for Deep Submicronic CMOS Circuits, VLSI'97, Brésil, Karim Dioury, Alain Greiner, Marie-Minerve Rosset-Louërat
- [Dio98] Karim Dioury
Analyse Temporelle Hiérarchique des circuits VLSI à Très Haute Densité d'Intégration. –194
Th. : Architecture Informatique : Paris : 1998
- [Fly99] Deep-Submicron Microprocessor design Inssue, IEEE MICRO, July-Aug 1999, page 11-22, Michael J. Flynn, Patrick Hung, Kevin W. Rudd, Stanford University
- [Gen95] SPACE: An Accurate Layout-to-Circuit Extractor for High-Speed MOS and Bipolar Circuits', Proc. ProRISC / IEEE Benelux Workshop on Circuits, Systems and Signal Processing, Mars 1995, page 97-106, A. J. van Genderen, N. P. van der Meijs and F. Beeftink
<http://cas.et.tudelft.nl/~space/>
- [Gre93] Alliance : A complete set of CAD tools for teaching VLSI design, Proc. 3rd Eurochip workshop on VLSI design training 1993, page 230-237, A. Greiner, F. Pecheux
- [Gua98] Modeling the Effect of Wire resistance in Deep Submicron Coupled Interconnects for Accurate Crosstalk based Net Sorting, PATMOS 1998, C. Guardiani, C. Forzan, B. Franzini, D. Pandini, Advanced Research, Central R&D, DAIS, STMicroelectronics
- [Haj92] Amjad Hajjar
Modélisation des Temps de Propagation et Analyse Temporelle Statique des Circuits Intégrés CMOS
Th. : Informatique : Paris : 1992
- [Kah99] Noise and delay uncertainty studies for coupled RC interconnects, Twelfth Annual IEEE International ASIC/SOC Conference 1999, page 3, Kahng A.B.; Muddu S.; Vidhani D.

-
- [Kah01] Noise Model for Multiple Segmented Coupled RC Interconnects, ISQED 2001, page 145-150, A.B. Kahng, S. Muddu, N. Pol, D. Vidhani
- [Kir99] The Deep Sub-micron Signal Integrity Challenge, ISPD 1999, Desmond A. Kirkpatrick, Intel Corporation
- [Kul00] Transistor-level timing analysis using embedded simulation, ICCAD 2000, page 344, Kulshreshtha, P.; Palermo, R.; Mortazavi, M.; Bamji, C.; Yalcin, H.
- [Lau94] Martin Laurentin
Abstraction fonctionnelle de circuits intégrés CMOS
Th. : Informatique : Paris : 1994
- [Les99] Antony Lester
Abstraction Fonctionnelle des Circuit VLSI avec une Méthode Formelle Basée sur une Extraction de Réseau de Portes. – 181
Th. : Architecture Informatique : Paris : 1999
- [Mor99] An Efficient Sequential Quadratic Programming Formulation of Optimal Wire Spacing for Crosstalk Noise Avoidance Routing, ISPD 1999, Paul B. Morton, Wayne Dai, Dept. Of Computer Engineering, University of California *formule
- [Nin00] A hierarchical based approach for coupling aware delay analysis of combinational logic blocks, ICECS 2000, page 1012, Ninglong Lu; Hajj, I.N.
- [Pét94] The Symbolic to Real Mask Translation Approach in the Alliance CAD System
Frédéric Pétrot, Franck Wajsbürt, IBP-MASI 94, Avril 1994, page 25
- [Rin00] Static timing analysis taking crosstalk into account, DATE 2000, Ringe M.; Lindenkreuz T.; Barke E.
- [Rub94] An Approach to the Analysis and Detection of crosstalk faults in Digital VLSI Circuits, IEEE Transaction on Computer-Aided Design, mars 1994, page 387-394, A. Rubio, N. Itazaki, X. Zu, K. Kinoshita
- [She00] Predicting Coupled Noise in RC Circuits, DATE 2000, page 517-521, Bernard N. Sheehan, MentorGraphics
- [Sic98] Etienne Sicard
Le Couplage Diaphonique dans les Circuits CMOS Sub-micronique – 139
HDR : Génie électrique et Informatique : Toulouse : 1998
- [Stö98] Analysis, reduction and Avoidance of Crosstalk on VLSI Chips, ISPD 98, Tilmann Stöhr, Markus Alt, Asmus Hetzel, Jürgen Koehl, IBM Entwicklung GmbH
- [Sub86] Modeling MOS VLSI circuits for transient analysis, IEEE Journal of Solid-State

- Circuit, Avril 1986, P. Subramaniam
- [Van98] Eric Vanier
Caractérisation et Optimisation Temporelles des Interconnexions dans les Circuits Sub-microniques CMOS. – 144
Th. : Electronique, Optronique et Systèmes : Montpellier : 1998
- [Waj97] An Integrated PCI Component for IEEE 1355, EMMSEC 1997, Wajsbürt Franck, Desbarbieux Jean-Lou, Spasevski Cyril, Penain Stéphane, Greiner Alain
- [Wan98] A Performance-Driven MCM Router with Special Consideration of Crosstalk Reduction, DATE 1998, Dongsheng Wang, Ernest S. Kuh, Departement of Electrical Engineering and Computer Sciences, University of California at Berkeley
- [Xia00] Efficient delay calculation in presence of crosstalk, ISQED 2000, page 491, Tong Xiao; Marek-Sadowska, M.
- [Xue96] Post Global Routing Crosstalk Risk Estimation and Reduction, ICCAD 1996, Tianxiong Xue, Ernest S. Kuh, Dongsheng Wang, Departement of Electrical Engineering and Computer Sciences, University of California at Berkeley * formule
- [Zer96] RCube : A gigabit serial links low latency adaptive router, IEEE Hot Interconnects IV 1996, Zerrouk Belkacem, Reibaldi Vincent, Potter Frédéric, Greiner Alain, Derieux Anne
- [Zho96] An optimal Algorithm for river Routing with Crosstalk Constraints, ICCAD 1996, Hai Zhou, D. F. Wong, Departement of Computer Sciences, University of Texas at Austin
- [Baz01a] Modeling Croostalk Noise for Deep Submicron Verification Tools, DATE 2001, page 530-534, Pirouz Bazargan-Sabet, Fabrice Ilponse, Université Paris 6, St-Microelectronics
- [Baz01b] A Model for Crosstalk Evaluation in Deep Submicron Processes, ISQED 2001, page 139-144, Pirouz Bazargan-Sabet, Fabrice Ilponse, Université Paris 6, St-Microelectronics
- [Ilp99] CRISE : Un Outil d'Evaluation des Risques dus à la Diaphonie dans les Circuits Intégrés fortement Sub-Microniques, Colloque CAO de Circuits Intégrés et Systèmes, GDR 732, Aix-en-Provence, France, Mai 1999, Fabrice Ilponse, Pirouz Bazargan Sabet, Université Paris 6